FT8010
復(fù)位定時(shí)器可配置的延遲時(shí)間 Reset Timer with Configurable Delay Time
特點(diǎn) Features
? ?
配置長延時(shí)7.5或11.25秒 Long Delay Configurable to 7.5 or 11.25 Seconds
? ?
小學(xué)及中學(xué)的輸入復(fù)位引腳 Primary and Secondary Input Reset Pins
? ?
推挽和漏極開路輸出引腳 Push-Pull and Open-Drain Output Pins
? ?
1.8 V至5.0 V操作（T 1.8 V to 5.0 V Operation (T
一 A
= -40°C至+85°C） =-40°C to +85°C)
? ?
1.7 V至5.0 V操作（T 1.7 V to 5.0 V Operation (T
一 A
= -25°C至+85°C） =-25°C to +85°C)
? ?
1.65 V至5.0 V操作（T 1.65 V to 5.0 V Operation (T
一 A
= 0°C至+85°C） =0°C to +85°C)
? ?
采用10引腳UMLP封裝（1.4毫米x 1.8毫米） Packaged in 10-Lead UMLP (1.4 mm x 1.8 mm)
和8引腳MLP（2.0毫米x 2.0毫米）封裝 and 8-Lead MLP (2.0 mm x 2.0 mm) Packages
描述 Description
FT8010是一個(gè)定時(shí)器，用于在移動(dòng)設(shè)備復(fù)位 The FT8010 is a timer for resetting a mobile device
其中較長的復(fù)位時(shí)間是必要的。 where long reset times are needed. 長時(shí)間延遲 The long time delay
有助于避免意外復(fù)位造成意外鍵 helps avoid unintended resets caused by accidental key
印刷機(jī)。 presses. 硬接線，可以選擇兩不耽誤 Two delays can be selected by hard-wiring the
DSR針：7.5±20％秒或11.25±20％秒。 DSR pin: 7.5 ±20% seconds or 11.25 ±20% seconds.
FT8010有兩個(gè)相同的輸入單路或雙路 The FT8010 has two identical inputs for single or dual
開關(guān)復(fù)位能力。 switch resetting capability. 該器件具有兩個(gè)輸出： The device has two outputs:
推挽輸出0.5 mA驅(qū)動(dòng)和漏極開路 a push-pull output with 0.5 mA drive and an open-drain
用0.5 mA下拉驅(qū)動(dòng)輸出。 output with 0.5 mA pull-down drive.
FT8010我提請最小 FT8010 draws minimal I
CC CC
當(dāng)前無效時(shí)， current when inactive and
功能在很寬的1.65 V至5.0 V的電源范圍。 functions over a wide 1.65 V to 5.0 V power supply range.
訂購信息 Ordering Information
型號(hào) Part Number
操作 Operating
溫度范圍 Temperature Range
包 Package
填料 Packing
方法 Method
FT8010UMX FT8010UMX
-40°C至+85°C -40°C to +85°C
10 -引腳，1.4×1.8×0.55毫米超薄MLP 10-Lead, Ultrathin MLP, 1.4 x 1.8 x 0.55 mm
包裝，0.40毫米間距 Package, 0.40 mm Pitch
5000單位 5000 Units
編帶和卷軸 Tape and Reel
FT8010MPX FT8010MPX
-40°C至+85°C -40°C to +85°C
8引腳MLP 2.0×2.0×0.8 mm包裝， 8-Lead, MLP 2.0 x 2.0 x 0.8 mm Package,
0.5毫米間距 0.5 mm Pitch
3000單位 3000 Units
編帶和卷軸 Tape and Reel
?2009仙童半導(dǎo)體公司。 ? 2009 Fairchild Semiconductor Corporation
www.fairchildsemi.com www.fairchildsemi.com
FT8010?版本1.0.8 FT8010 ? Rev. 1.0.8
2 2
FT8010 -復(fù)位定時(shí)器可配置的延遲時(shí)間 FT8010 — Reset Timer with Configurable Delay Time
框圖 Block Diagram
圖1。 Figure 1.
框圖 Block Diagram
?2009仙童半導(dǎo)體公司。 ? 2009 Fairchild Semiconductor Corporation
www.fairchildsemi.com www.fairchildsemi.com
FT8010?版本1.0.8 FT8010 ? Rev. 1.0.8
3 3
FT8010 -復(fù)位定時(shí)器可配置的延遲時(shí)間 FT8010 — Reset Timer with Configurable Delay Time
引腳配置 Pin Configuration
圖2。 Figure 2.
MLP引腳配置 MLP Pin Configuration
（1） (1)
（俯視圖） (Top Through View)
圖3。 Figure 3.
UMLP引腳配置 UMLP Pin Configuration
（2） (2)
（俯視圖） (Top Through View)
注意事項(xiàng)： Note:
1。 1. 民主行動(dòng)黨可能是一個(gè)無連接，或者它可能是連接到地面。 The DAP may be a no connect or it may be tied to ground.
2。 2. NC =無連接 NC = No connect
引腳定義 Pin Definitions
＃UMLP引腳MLP針＃ MLP Pin # UMLP Pin #
名 Name
描述 Description
1 1
10 10
RST2 RST2
推挽輸出高電平 Push-Pull Output, Active HIGH
2 2
1 1
GND GND
地面 Ground
3 3
2 2
/ SR1 /SR1
二次復(fù)位輸入，低電平 Secondary Reset Input, Active LOW
4 4
3 3
/ RST1 /RST1
開漏輸出，低電平 Open-Drain Output, Active LOW
5 5
5 5
DSR DSR
延遲選擇輸入（必須直接連接到GND或V Delay Selection Input (Must be tied directly to GND or V
CC CC
;不 ; do not
使用上拉或下拉電阻。） use pull-up or pull-down resistors.)
6 6
6 6
TRIG TRIG
測試引腳連接到GND在正常使用 Test Pin, Tied to GND in Normal Use
7 7
7 7
/ SR0 /SR0
主復(fù)位輸入，低電平有效; Primary Reset Input, Active LOW
8 8
8 8
V V
CC CC
電源供應(yīng)器 Power Supply
4，9， 4, 9,
NC NC
無連接 No Connect
?2009仙童半導(dǎo)體公司。 ? 2009 Fairchild Semiconductor Corporation
www.fairchildsemi.com www.fairchildsemi.com
FT8010?版本1.0.8 FT8010 ? Rev. 1.0.8
4 4
FT8010 -復(fù)位定時(shí)器可配置的延遲時(shí)間 FT8010 — Reset Timer with Configurable Delay Time
功能描述 Functional Description
的FT8010復(fù)位定時(shí)器使用內(nèi)部振蕩器和一個(gè) The FT8010 reset timer uses an internal oscillator and a
兩階段的，21位的計(jì)數(shù)器，以確定當(dāng)輸出 two-stage, 21-bit counter to determine when the output
引腳開關(guān)。 pins switch. 時(shí)間N是由硬線邏輯的電平 Time N is set by the hard-wired logic level
的DSR銷。 of the DSR pin. N為7.5±20％為秒 N is either 7.5 ±20% seconds for
DSR =低或11.25±20％秒DSR =高。 DSR=LOW or 11.25 ±20% seconds for DSR=HIGH.
表1中。 Table 1. FT8010真值表 FT8010 Truth Table
DSR DSR
復(fù)位定時(shí)器（+ -20％） Reset Timer ( +-20% )
0 0
7.50s 7.50s
1 1
11.25s 11.25s
兩個(gè)輸入引腳/ SR0和/ SR1，驅(qū)動(dòng)電壓 The two input pins, /SR0 and /SR1, drive voltage
的電壓進(jìn)行比較的比較器，對輸入 comparators that compare the voltage on the input with
的電壓設(shè)定的參考?jí)K。 the voltage set by the reference block. 低輸入信號(hào) A low input signal
上/ SR0和/ SR1啟動(dòng)振蕩器。 on both /SR0 and /SR1 starts the oscillator. 該 The
振蕩器發(fā)送數(shù)據(jù)脈沖數(shù)字化的核心， oscillator sends data pulses to the digital core, which
包括計(jì)數(shù)器。 includes the counter. 有兩種情況 There are two scenarios for
計(jì)數(shù)，如下所述：持續(xù)時(shí)間短，長 counting, as described below: short duration and long
的持續(xù)時(shí)間。 duration. 在持續(xù)時(shí)間較短的情況下，輸出/ RST1 In the short-duration scenario, outputs /RST1
和RST2不會(huì)受到影響。 and RST2 are not affected. 在持續(xù)時(shí)間長 In the long duration
情況下，輸出改變狀態(tài)后時(shí)間N. scenario, the outputs change state after time N. The
輸出恢復(fù)到原來的狀態(tài)時(shí)，一個(gè)高投入 outputs return to their original states when a HIGH input
信號(hào)發(fā)生/ SR0或/ SR1。 signal occurs on either /SR0 or /SR1.
/ RST1輸出為開漏驅(qū)動(dòng)器。 The /RST1 output is an open-drain driver. 當(dāng)計(jì)數(shù) When the count
時(shí)間超過時(shí)間N / RST1輸出驅(qū)動(dòng)器低。 time exceeds time N, the /RST1 output drives LOW. 該 The
RST2輸出是一個(gè)推挽驅(qū)動(dòng)器。 RST2 output is a push-pull driver. 當(dāng)計(jì)數(shù)時(shí)間 When the count time
超過時(shí)間n RST2輸出驅(qū)動(dòng)高。 exceeds time N, the RST2 output drives HIGH.
TRIG引腳應(yīng)連接GND或在低 The TRIG pin should be tied GND or LOW during
正常運(yùn)行。 normal operation. TRIG引腳是一個(gè)測試模式引腳，用于 The TRIG pin is a test mode pin used
掃描測試。 for SCAN testing.
應(yīng)用筆記 Application Note
重要提示 ：DSR引腳必須連接到V IMPORTANT : The DSR pin must be tied to V
CC CC
或GND or GND
提供一個(gè)高或低電壓水平。 to provide a HIGH or LOW voltage level. 的電壓 The voltage
在DSR引腳上的水平?jīng)Q定的長度 level on the DSR pin determines the length of the
配置的延遲。 configurable delay. 重要的是，的電壓電平 It is important that the voltage level
在DSR引腳上不會(huì)改變在正常運(yùn)作。 on the DSR pin not change during normal operation.
DSR引腳必須被直接連接到V The DSR pin must be tied directly to V
CC CC
或GND前 or GND before
變?yōu)榈碗娖剑琒R0或SR1按鈕的。 SR0 or SR1 buttons go LOW. 不要使用上拉或下拉 Do not use pull-up or pull-
在DSR引腳上下拉電阻。 down resistors on the DSR pin.
短的持續(xù)時(shí)間（T Short Duration (t
W W
在這種情況下，兩個(gè)輸入/ SR0和/ SR1為低電平 In this case, both input /SR0 and /SR1 are LOW for a
持續(xù)時(shí)間t duration t
W W
短于時(shí)間N.當(dāng)輸入 which is shorter than time N. When an input
goes低，內(nèi)部定時(shí)器開始計(jì)數(shù)。 goes LOW, the internal timer starts counting. 的輸入 The input
之前變高，時(shí)間N.定時(shí)器停止計(jì)數(shù)，并 goes HIGH before time N. The timer stops counting and
輸出復(fù)位并沒有發(fā)生變化（ 參見圖4）。 resets and no changes occur on the outputs ( see Figure 4) .
/ SR0 /SR0
/ SR1 / RST1 / RST2 /SR1 /RST1 /RST2
描述 Description
? L
? H
? L
計(jì)時(shí)器開始計(jì)數(shù)，當(dāng)兩個(gè)輸入低。 The timer starts counting when both inputs go LOW. 定時(shí)器停止 The timer stops
計(jì)數(shù)和復(fù)位輸入變?yōu)楦唠娖綍r(shí)，無論。 counting and resets when either input goes HIGH. 沒有發(fā)生變化 No changes occur on the
輸出，這兩個(gè)/ SR0和/ SR1是低電平激活（啟動(dòng)）計(jì)時(shí)器。 outputs, Both /SR0 and /SR1 need to be LOW to activate (start) the timer.
? L
? H
? L
圖4。 Figure 4.
短持續(xù)時(shí)間波形 Short Duration Waveform
?2009仙童半導(dǎo)體公司。 ? 2009 Fairchild Semiconductor Corporation
www.fairchildsemi.com www.fairchildsemi.com
FT8010?版本1.0.8 FT8010 ? Rev. 1.0.8
5 5
FT8010 -復(fù)位定時(shí)器可配置的延遲時(shí)間 FT8010 — Reset Timer with Configurable Delay Time
持續(xù)時(shí)間長（T Long Duration (t
W W
> N） > N)
在這種情況下，輸入/ SR0和/ SR1為低電平 In this case, inputs /SR0 and /SR1 are LOW for a
持續(xù)時(shí)間，T duration, t
W W
，這是長于時(shí)間N.當(dāng) , which is longer than time N. When an
輸入goes低，內(nèi)部定時(shí)器開始計(jì)數(shù)。 input goes LOW, the internal timer starts counting.
經(jīng)過時(shí)間n的輸出開關(guān)和定時(shí)器停止 After time N, the outputs switch and the timer stops
計(jì)數(shù)。 counting. 輸入變?yōu)楦逳之后的某個(gè)時(shí)候 The input goes HIGH sometime after N
秒。 seconds. 當(dāng)輸入高電平，定時(shí)器復(fù)位 When the input goes HIGH, the timer resets
和輸出切換后返回到其原始狀態(tài) and the outputs switch back to their original state after
的傳播延遲 （參見圖5）。 a propagation delay (see Figure 5) .
/ SR0 /SR0
/ SR1 /SR1
/ RST1 /RST1
RST2 RST2
描述 Description
? L
計(jì)時(shí)器開始計(jì)數(shù)，當(dāng)兩個(gè)輸入低。 The timer starts counting when both inputs go LOW. 經(jīng)過時(shí)間N， After time N, the
輸出開關(guān)。 outputs switch. 當(dāng)任一輸入變?yōu)楦唠娖?，定時(shí)器復(fù)位和 When either input goes HIGH, the timer resets and the
輸出切換回原來的狀態(tài)。 outputs switch back to their original state. / SR0和/ SR1需要 Both /SR0 and /SR1 need to
低激活（啟動(dòng)）計(jì)時(shí)器。 be LOW to activate (start) the timer.
? L
圖5。 Figure 5.
長持續(xù)時(shí)間波形 Long Duration Waveform
注意事項(xiàng)： Note:
3。 3. 波形不按比例繪制（tpHL1 tpLH1 >> tpHL2 tpLH2）。 Waveforms not drawn to scale (tpHL1, tpLH1 >> tpHL2, tpLH2).
?2009仙童半導(dǎo)體公司。 ? 2009 Fairchild Semiconductor Corporation
www.fairchildsemi.com www.fairchildsemi.com
FT8010?版本1.0.8 FT8010 ? Rev. 1.0.8
6 6
FT8010 -復(fù)位定時(shí)器可配置的延遲時(shí)間 FT8010 — Reset Timer with Configurable Delay Time
絕對最大額定值 Absolute Maximum Ratings
強(qiáng)調(diào)超過絕對最大額定值可能會(huì)損壞設(shè)備。 Stresses exceeding the absolute maximum ratings may damage the device. 該設(shè)備可能無法正常運(yùn)行或 The device may not function or be
可操作高于推薦的工作條件，并強(qiáng)調(diào)這些級(jí)別部分不推薦使用。 operable above the recommended operating conditions and stressing the parts to these levels is not recommended.
此外，長期暴露在上面講推薦工作條件下可能影響器件的可靠性。 In addition, extended exposure to stresses above the recommended operating conditions may affect device reliability.
絕對最大額定值為應(yīng)力額定值只。 The absolute maximum ratings are stress ratings only.
符號(hào) Symbol
參數(shù) Parameter
條件 Condition
最小。 Min.
最大。 Max.
單元 Unit
V V
CC CC
電源電壓 Supply Voltage
-0.5 -0.5
7 7
V V
V V
中 IN
DC輸入電壓 DC Input Voltage
/ SR0和/ SR1，TRIG，DSR /SR0, /SR1, TRIG, DSR
-0.5 -0.5
7 7
V V
V V
輸出 OUT
輸出電壓 Output Voltage
（4） (4)
/ RST1高或低 /RST1 HIGH or LOW
-0.5 -0.5
7 7
V V
RST2高或低 RST2 HIGH or LOW
-0.5 -0.5
VCC +0.5 Vcc+0.5
/ RST1，RST2，V /RST1, RST2, V
CC CC
= 0 =0
-0.5 -0.5
7 7
我 I
IK IK
DC輸入二極管電流 DC Input Diode Current
V V
中 IN
<0 V < 0 V
-50 -50
毫安 mA
我 I
行 OK
DC輸出二極管電流 DC Output Diode Current
V V
輸出 OUT
<0 V < 0 V
-50 -50
毫安 mA
V V
輸出 OUT
> V > V
CC CC
+50 +50
我 I
OH OH
/ I /I
OL OL
DC輸出源/灌電流 DC Output Source/Sink Current
-50 -50
+50 +50
毫安 mA
我 I
CC CC
DC V DC V
CC CC
每個(gè)電源引腳或接地電流 or Ground Current per Supply Pin
±100 ±100
毫安 mA
? T
STG STG
存儲(chǔ)溫度范圍 Storage Temperature Range
-65 -65
+150 +150
°C °C
? T
? J
結(jié)溫下偏置 Junction Temperature under Bias
+150 +150
°C °C
? T
? L
結(jié)焊 ??接溫度，焊接10秒 Junction Lead Temperature, Soldering 10 Seconds
+260 +260
°C °C
P P
e D
功率耗散 Power Dissipation
5 5
毫瓦 mW
ESD ESD
靜電放電能力 Electrostatic Discharge Capability
人體模型，JESD22-A114 Human Body Model, JESD22-A114
4 4
千伏 kV
帶電器件模型，JESD22-C101 Charged Device Model, JESD22-C101
2 2
注意事項(xiàng)： Note:
4。 4. 我 I
? O
絕對最大額定值必須遵守。 absolute maximum rating must be observed.
?2009仙童半導(dǎo)體公司。 ? 2009 Fairchild Semiconductor Corporation
www.fairchildsemi.com www.fairchildsemi.com
FT8010?版本1.0.8 FT8010 ? Rev. 1.0.8
7 7
FT8010 -復(fù)位定時(shí)器可配置的延遲時(shí)間 FT8010 — Reset Timer with Configurable Delay Time
推薦工作條件 Recommended Operating Conditions
推薦工作條件表定義了實(shí)際設(shè)備操作條件。 The Recommended Operating Conditions table defines the conditions for actual device operation. 推薦 Recommended
指定工作條件，以確保最佳的性能數(shù)據(jù)表規(guī)格。 operating conditions are specified to ensure optimal performance to the datasheet specifications. 費(fèi)爾柴爾德不 Fairchild does not
建議超過或設(shè)計(jì)絕對最大額定值。 recommend exceeding them or designing to Absolute Maximum Ratings.
符號(hào) Symbol
參數(shù) Parameter
條件 Condition
最小。 Min.
最大。 Max.
單元 Unit
V V
CC CC
電源電壓 Supply Voltage
-40C°?+85 C° -40C° to +85C°
1.8 1.8
5.0 5.0
V V
-25C°?+85 C° -25C° to +85C°
1.7 1.7
5.0 5.0
0C°到+85°C° 0C° to +85C°
1.65 1.65
5.00 5.00
噸 t
RFC RFC
V V
CC CC
上電后的恢復(fù)時(shí)間 Recovery Time After Power
下 Down
V V
CC CC
= 0 V掉電后， =0 V After Power Down,
上升到0.5 V Rising to 0.5 V
5 5
毫秒 ms
V V
中 IN
輸入電壓 Input Voltage
/ SR0和/ SR1 /SR0, /SR1
0 0
5 5
V V
V V
輸出 OUT
輸出電壓 Output Voltage
/ RST1高或低 /RST1 HIGH or LOW
0 0
5 5
V V
RST2高或低 RST2 HIGH or LOW
0 0
V V
CC CC
/ RST1，RST2，V /RST1, RST2, V
CC CC
= 0 V =0 V
0 0
5 5
我 I
OH OH
DC輸出源電流 DC Output Source Current
RST2，1.8 V≤V RST2, 1.8 V ≤ V
CC CC
≤3.0 V ≤ 3.0 V
-0.1 -0.1
毫安 mA
RST2，3.0 V≤V RST2, 3.0 V ≤ V
CC CC
≤5.0 V ≤ 5.0 V
-0.5 -0.5
我 I
OL OL
DC輸出灌電流 DC Output Sink Current
/ RST1，RST2，V /RST1, RST2, V
CC CC
= 1.8 V至 =1.8 V to
5.0 V 5.0 V
+0.5 +0.5
? T
一 A
自由空氣工作溫度 Free Air Operating Temperature
-40 -40
+85 +85
°C °C
Θ Θ
JA JA
熱阻 Thermal Resistance
MLP-8 MLP-8
245 245
°C / W °C/W
UMLP-10 UMLP-10
200 200
注意事項(xiàng)： Note:
5。 5. 所有未使用的輸入必須舉行V All unused inputs must be held at V
CC CC
或GND。 or GND.
DC電氣特性 DC Electrical Characteristics
除非另有說明，T的條件 Unless otherwise specified, conditions of T
一 A
= -40到80C與V =-40 to 80C with V
CC CC
= 1.8 - 5.0V或T =1.8 - 5.0V OR T
一 A
= -25至85°C與V =-25 to 85C with V
CC CC
= 1.7 - 5V或 =1.7 – 5V OR
? T
一 A
= 0到85°C與V =0 to 85C with V
CC CC
= 1.65 - 5V的性能特點(diǎn)如下。 =1.65 – 5V produce the performance characteristics below.
符號(hào) Symbol
參數(shù) Parameter
條件 Condition
最小。 Min.
最大。 Max.
單元 Unit
V V
IH IH
輸入高電壓 Input High Voltage
/ SR0和/ SR1 /SR0, /SR1
1.2 1.2
V V
DSR DSR
0.65 x垂直 0.65 x V
CC CC
V V
IL IL
輸入低電壓 Input Low Voltage
/ SR0和/ SR1 /SR0, /SR1
0.32 0.32
V V
DSR DSR
0.25 x垂直 0.25 x V
CC CC
V V
OH OH
高電平輸出電壓 High Level Output Voltage
RST2，我 RST2, I
OH OH
= -100μA =-100 μA
0.8 x垂直 0.8 x V
CC CC
V V
RST2，我 RST2, I
OH OH
= -500μA =-500 μA
V V
CC CC
= 3.0至5.0 V =3.0 to 5.0 V
0.8 x垂直 0.8 x V
CC CC
V V
OL OL
低電平輸出電壓 Low Level Output Voltage
RST2，我 RST2, I
OL OL
= 500μA =500 μA
0.3 0.3
V V
/ RST1，我 /RST1, I
OL OL
= 500μA =500 μA
0.3 0.3
我 I
中 IN
輸入漏電流 Input Leakage Current
0 V≤V 0 V ≤ V
中 IN
≤5.0 V ≤ 5.0 V
±1.0 ±1.0
μA μA
我 I
CC CC
靜態(tài)電源電流 Quiescent Supply Current
（定時(shí)器無效） (Timer Inactive)
/ SR0和/ SR1 = V /SR0 or /SR1=V
CC CC
20 20
μA μA
動(dòng)態(tài)電源電流 Dynamic Supply Current
（計(jì)時(shí)器主動(dòng)） (Timer Active)
/ SR0 = / = 0 V SR1 /SR0=/SR1=0 V
100 100
?2009仙童半導(dǎo)體公司。 ? 2009 Fairchild Semiconductor Corporation
www.fairchildsemi.com www.fairchildsemi.com
FT8010?版本1.0.8 FT8010 ? Rev. 1.0.8
8 8
FT8010 -復(fù)位定時(shí)器可配置的延遲時(shí)間 FT8010 — Reset Timer with Configurable Delay Time
AC電氣特性 AC Electrical Characteristics
除非另有說明，T的條件 Unless otherwise specified, conditions of T
一 A
= -40到80C與V =-40 to 80C with V
CC CC
= 1.8 - 5.0V或T =1.8 - 5.0V OR T
一 A
= -25至85°C與V =-25 to 85C with V
CC CC
= 1.7 - 5V或 =1.7 – 5V OR
? T
一 A
= 0到85°C與V =0 to 85C with V
CC CC
= 1.65 - 5V的性能特點(diǎn)如下。 =1.65 – 5V produce the performance characteristics below.
符號(hào) Symbol
參數(shù) Parameter
條件 Conditions
最小。 Min.
典型。 Typ.
最大。 Max.
單元 Unit
噸 t
PHL1 PHL1
定時(shí)器延遲，/ / RST1，SRN Timer Delay, /SRn to /RST1,
（DSR = 0） (DSR=0)
? C
? L
= 5 PF，R =5 pF, R
? L
= 5kΩ的 =5 kΩ
參見圖6 See Figure 6
6 6.0
7.5 7.5
9 9.0
? s
定時(shí)器延遲，/ / RST1，SRN Timer Delay, /SRn to /RST1,
（DSR = 1） (DSR=1)
? C
? L
= 5 PF，R =5 pF, R
? L
= 5kΩ的 =5 kΩ
參見圖6 See Figure 6
9.00 9.00
11.25 11.25
13.50 13.50
? s
噸 t
PLH2 PLH2
傳播延遲/ SRN Propagation Delay, /SRn to
/ RST1，（DSR = 0或1） /RST1, (DSR=0 or 1)
? C
? L
= 5 PF，R =5 pF, R
? L
= 5kΩ的 =5 kΩ
參見圖6 See Figure 6
220 220
310 310
NS ns
噸 t
PLH1 PLH1
定時(shí)器延遲/ SRN RST2 Timer Delay, /SRn to RST2,
（DSR = 0） (DSR=0)
? C
? L
= 5 PF，R =5 pF,R
? L
= 10kΩ的 =10 kΩ
參見圖7 See Figure 7
6 6.0
7.5 7.5
9 9.0
? s
定時(shí)器延遲/ SRN RST2 Timer Delay, /SRn to RST2,
（DSR = 1） (DSR=1)
? C
? L
= 5 PF，R =5 pF, R
? L
= 10kΩ的 =10 kΩ
參見圖7 See Figure 7
9.00 9.00
11.25 11.25
13.50 13.50
? s
噸 t
PHL2 PHL2
傳播延遲/ SRN Propagation Delay, /SRn to
RST2，（DSR = 0或1） RST2,(DSR=0 or 1)
? C
? L
= 5 PF，R =5 pF, R
? L
= 10kΩ的 =10 kΩ
參見圖7 See Figure 7
210 210
300 300
NS ns
電容規(guī)格 Capacitance Specifications
? T
一 A
= +25°C。 =+25°C.
符號(hào) Symbol
參數(shù) Parameter
條件 Conditions
典型 Typical
單元 Unit
? C
中 IN
輸入電容 Input Capacitance
V V
CC CC
= GND =GND
4.0 4.0
PF pF
? C
輸出 OUT
輸出電容 Output Capacitance
V V
CC CC
= 5.0 V =5.0 V
5.0 5.0
PF pF
?2009仙童半導(dǎo)體公司。 ? 2009 Fairchild Semiconductor Corporation
www.fairchildsemi.com www.fairchildsemi.com
FT8010?版本1.0.8 FT8010 ? Rev. 1.0.8
9 9
FT8010 -復(fù)位定時(shí)器可配置的延遲時(shí)間 FT8010 — Reset Timer with Configurable Delay Time
AC測試電路和波形 AC Test Circuit and Waveforms
圖6。 Figure 6.
/ RST1輸出 /RST1 Output
?2009仙童半導(dǎo)體公司。 ? 2009 Fairchild Semiconductor Corporation
www.fairchildsemi.com www.fairchildsemi.com
FT8010?版本1.0.8 FT8010 ? Rev. 1.0.8
10 10
FT8010 -復(fù)位定時(shí)器可配置的延遲時(shí)間 FT8010 — Reset Timer with Configurable Delay Time
AC測試電路和波形 AC Test Circuit and Waveforms
（續(xù)） (Continued)
圖7。 Figure 7.
RST2輸出 RST2 Output
?2009仙童半導(dǎo)體公司。 ? 2009 Fairchild Semiconductor Corporation
www.fairchildsemi.com www.fairchildsemi.com
FT8010?版本1.0.8 FT8010 ? Rev. 1.0.8
11 11
FT8010 -復(fù)位定時(shí)器可配置的延遲時(shí)間 FT8010 — Reset Timer with Configurable Delay Time
物理尺寸 Physical Dimensions
圖8。 Figure 8.
10引腳，超薄MLP，1.4×1.8×0.55 mm包裝 10-Lead, Ultrathin MLP, 1.4 x 1.8 x 0.55 mm Package
封裝圖紙是作為一個(gè)考慮飛兆半導(dǎo)體組件的客戶服務(wù)。 Package drawings are provided as a service to customers considering Fairchild components. 圖紙可能會(huì)以任何方式改變 Drawings may change in any manner
恕不另行通知。 without notice. 請注意，修改和/或圖紙上的日期和聯(lián)系飛兆半導(dǎo)體代表核實(shí)或 Please note the revision and/or date on the drawing and contact a Fairchild Semiconductor representative to verify or
獲得最新版本。 obtain the most recent revision. 包裝規(guī)格不擴(kuò)大飛兆半導(dǎo)體的全球條款和條件，特別是 Package specifications do not expand the terms of Fairchild's worldwide terms and conditions, specifically the
保修內(nèi)，占地飛兆半導(dǎo)體產(chǎn)品。 warranty therein, which covers Fairchild products.
經(jīng)常訪問飛兆半導(dǎo)體在線包裝領(lǐng)域最新的封裝圖： Always visit Fairchild Semiconductor's online packaging area for the most recent package drawings:
http://www.fairchildsemi.com/packaging/。 http://www.fairchildsemi.com/packaging/ .
一 A
乙 B
? C
座位 SEATING
飛機(jī) PLANE
詳細(xì)A DETAIL A
PIN＃1 IDENT PIN#1 IDENT
推薦 RECOMMENDED
土地格局 LAND PATTERN
注意事項(xiàng)： NOTES:
A.包裝不符合 A. PACKAGE DOES NOT CONFORM TO
任何JEDEC標(biāo)準(zhǔn)。 ANY JEDEC STANDARD.
B.尺寸以毫米為單位。 B. DIMENSIONS ARE IN MILLIMETERS.
C.尺寸和公差每 C. DIMENSIONS AND TOLERANCES PER
ASME Y14.5M，1994。 ASME Y14.5M, 1994.
D.土地格局的建議是 D. LAND PATTERN RECOMMENDATION IS
基于FSC設(shè)計(jì)。 BASED ON FSC DESIGN ONLY.
E.圖形文件名 ??：MKT-UMLP10Arev5。 E. DRAWING FILENAME: MKT-UMLP10Arev5.
F. FAIRCHILD SEMICONDUCTOR。 F. FAIRCHILD SEMICONDUCTOR.
TOP VIEW TOP VIEW
底視圖 BOTTOM VIEW
0.10? 0.10 C
0.08? 0.08 C
0.10? 0.10 C
2X 2X
2X 2X
側(cè)視圖 SIDE VIEW
0.10? 0.10 C
0.05 0.05
0.00 0.00
3 3
6 6
1 1
0.10 CAB 0.10 CAB
0.05? 0.05 C
0.55 MAX。 0.55 MAX.
10 10
1.40 1.40
1.80 1.80
0.40 0.40
0.15 0.15
0.25 0.25
（10X） (10X)
0.35 0.35
0.45 0.45
（9X） (9X)
1.70 1.70
2.10 2.10
0.40 0.40
0.663 0.663
0.563 0.563
（9X） (9X)
0.225 0.225
（10X） (10X)
1 1
（0.15） (0.15)
0.55 0.55
0.45 0.45
詳細(xì)A DETAIL A
規(guī)模：2X SCALE : 2X
1.85 1.85
1.45 1.45
0.55 0.55
0.40 0.40
0.225 0.225
（10X） (10X)
9X 9X
0.45 0.45
PIN＃1 IDENT PIN#1 IDENT
可選MINIMIAL的 OPTIONAL MINIMIAL
TOE土地格局 TOE LAND PATTERN
規(guī)模：2X SCALE : 2X
LEAD LEAD
選項(xiàng)1 OPTION 1
規(guī)模：2X SCALE : 2X
LEAD LEAD
選項(xiàng)2 OPTION 2
包裝 PACKAGE
EDGE EDGE
45°的 45°
0.25 0.25
0.15 0.15
?2009仙童半導(dǎo)體公司。 ? 2009 Fairchild Semiconductor Corporation
www.fairchildsemi.com www.fairchildsemi.com
FT8010?版本1.0.8 FT8010 ? Rev. 1.0.8
12 12
FT8010 -復(fù)位定時(shí)器可配置的延遲時(shí)間 FT8010 — Reset Timer with Configurable Delay Time
物理尺寸 Physical Dimensions
（續(xù)） (Continued)
圖9所示。 Figure 9.
8引腳，模塑無腳封裝（MLP），2.0×2.0×0.8毫米 8-Lead, Molded Leadless Package (MLP), 2.0 x 2.0 x 0.8 mm
封裝圖紙是作為一個(gè)考慮飛兆半導(dǎo)體組件的客戶服務(wù)。 Package drawings are provided as a service to customers considering Fairchild components. 圖紙可能會(huì)以任何方式改變 Drawings may change in any manner
恕不另行通知。 without notice. 請注意，修改和/或圖紙上的日期和聯(lián)系飛兆半導(dǎo)體代表核實(shí)或 Please note the revision and/or date on the drawing and contact a Fairchild Semiconductor representative to verify or
獲得最新版本。 obtain the most recent revision. 包裝規(guī)格不擴(kuò)大飛兆半導(dǎo)體的全球條款和條件，特別是 Package specifications do not expand the terms of Fairchild's worldwide terms and conditions, specifically the
保修內(nèi)，占地飛兆半導(dǎo)體產(chǎn)品。 warranty therein, which covers Fairchild products.
經(jīng)常訪問飛兆半導(dǎo)體在線包裝領(lǐng)域最新的封裝圖： Always visit Fairchild Semiconductor's online packaging area for the most recent package drawings:
http://www.fairchildsemi.com/packaging/。 http://www.fairchildsemi.com/packaging/ .
底視圖 BOTTOM VIEW
側(cè)視圖 SIDE VIEW
TOP VIEW TOP VIEW
注意事項(xiàng)： NOTES:
A.包裝符合JEDEC MO-229， A. PACKAGE CONFORMS TO JEDEC MO-229,
除非另有說明變異W2020D。 VARIATION W2020D EXCEPT WHERE NOTED.
B.尺寸以毫米為單位。 B. DIMENSIONS ARE IN MILLIMETERS.
C.尺寸和公差 C. DIMENSIONS AND TOLERANCES
每ASME Y14.5M 1994。 PER ASME Y14.5M, 1994.
D.土地格局的建議 D. LAND PATTERN RECOMMENDATION BASED
在PCB V2009矩陣計(jì)算器。 ON PCB MATRIX CALCULATOR V2009.
E.如果中心PAD沒有焊接到，NO E. IF CENTER PAD IS NOT SOLDERED TO, NO
暴露的金屬被允許在頂部 EXPOSED METAL IS ALLOWED IN THE TOP
董事會(huì)層顯示的區(qū)域中。 LAYER OF THE BOARD IN THE AREA SHOWN.
F.圖形文件名 ??：MKT-MLP08Rrev2。 F. DRAWING FILENAME: MKT-MLP08Rrev2.
0.05 0.05
0.00 0.00
0.80 MAX 0.80 MAX
0.10? 0.10 C
0.08? 0.08 C
（0.20） (0.20)
? C
座位 SEATING
飛機(jī) PLANE
PIN1 PIN1
IDENT IDENT
2.00 2.00
2.00 2.00
一 A
乙 B
2X 2X
2X 2X
0.10? 0.10 C
0.10? 0.10 C
8 8
5 5
1 1
4 4
0.10 0.10
CAB CAB
0.05 0.05
? C
PIN碼1 PIN 1
IDENT IDENT
0.50 0.50
0.65 0.65
0.45 0.45
0.25 0.25
0.15 0.15
8X 8X
8X 8X
推薦土地格局 RECOMMENDED LAND PATTERN
（NSMD PAD型） (NSMD PAD TYPE)
選項(xiàng)＃1：無中心PAD OPTION #1: NO CENTER PAD
（0.25） (0.25)
（0.90） (0.90)
1.80 1.80
0.50 0.50
8X 8X
8X 8X
選項(xiàng)＃2：與中心PAD OPTION #2: WITH CENTER PAD
ê E
頂層 TOP LAYER
CU KEEP CU KEEP
區(qū) OUT AREA
0.90 0.90
（1.35） (1.35)
一 A
（0.25） (0.25)
（0.90） (0.90)
1.80 1.80
0.50 0.50
