從底層貼片看，1工藝上：C9 R18 R14 TVS F1 Q1nMOSF的方向與過(guò)波峰焊的方向不一致，過(guò)波峰焊的時(shí)候極易導(dǎo)致連錫假焊，C6 R16 R17 R4過(guò)爐方向不管是從在還是從右，無(wú)疑是被兩sop8的給干死（陰影效應(yīng)）；2電氣上：從原理可以得知U14腳位FB U22腳位協(xié)議ICFB，會(huì)不會(huì)太長(zhǎng)？？U1的6腳為CS腳靜態(tài)電流，下面走了一條不大不小的FB線？再看看一些其它的信號(hào)線及主功率線 紋路~~

V1版本的改進(jìn):1.從工藝上看 C9 R18 F1 Q1nMOSF的方向已改為與過(guò)爐方向一致了，工藝好了些許，然而如果過(guò)爐方向是從尾端先進(jìn)去，那么R18 C9會(huì)因?yàn)镼1的高度而出現(xiàn)陰影效應(yīng)，所以板子的前端先進(jìn)入波峰錫爐。TVS瞬態(tài)抑制二極管由貼片改為了插件式的，結(jié)合現(xiàn)有庫(kù)存物料；2.從電氣上看，U1FB與協(xié)議ICU2FB的走線，經(jīng)與原廠資深高工確認(rèn)，沒有問(wèn)題，U16腳是靜態(tài)點(diǎn)，下面走線也關(guān)系不大；再看看紋路 主功率線 熱分布都做了權(quán)衡了，還在頂層和底層部分功率線做了裸銅處理，加大散熱面積，降低溫升~~

V2版本：1.工藝上和V1的一樣沒有太大的改變；2.電氣上，V1和V2的輸出正極環(huán)路走得太長(zhǎng)了（圖一頂層黑色標(biāo)線），然而V2并沒有做出優(yōu)化處理，圖3絲印Q2和U2位置作了位置調(diào)換，V1沒有改動(dòng)的原因是因?yàn)榭紤]到FB信號(hào)線走得太長(zhǎng)引入的干擾太大，環(huán)路不穩(wěn)定所以沒有對(duì)調(diào)位置，F(xiàn)B線如圖一，位置對(duì)調(diào)后圖二，輸出Pmosf走線和輸出U2的信號(hào)線已經(jīng)分開且明顯短、粗了，溫度會(huì)更好。圖四，為了增加散熱面積  在頂層作了漏銅處理，然而頂層裸銅會(huì)出現(xiàn)與磁環(huán)短路隱患，（如果磁環(huán)漆包線絕緣不好，或是工藝導(dǎo)致絕緣性能下降，或是其它原因，輻射面積也會(huì)加大）~

V3版本：主要是在電氣layout上面作調(diào)整，圖一：在V1和V2的基礎(chǔ)上把輸出環(huán)路縮短了，然而FB采樣還是沒有變動(dòng)，雖然原廠資深高級(jí)工程師說(shuō)影響不大，但憑“感覺”到時(shí)候會(huì)出現(xiàn)電壓采樣異常情況；CS電流采樣也做了紋路處理，QC3.0的信號(hào)在V2的基礎(chǔ)上沒有變動(dòng)，畢竟已經(jīng)沒有其它優(yōu)化的思路了；散熱處理頂層還是沒有取消，最后決定在鐵硅鋁磁環(huán)上套UL絕緣套管，排除隱患，雖然成本上去了。

V4版本：1.制成工藝基本是沒有改動(dòng)，基本是結(jié)合過(guò)爐方向一致性優(yōu)化處理；2.電氣上面，把電氣電流流向重新改了一遍（大改），紋路就這樣了；雖然原廠資深高級(jí)工程師都說(shuō)電壓反饋環(huán)FB的走線沒有問(wèn)題，但最終“感覺”還是有隱患，最后還是作出了調(diào)整；mosfD極的走線面積也縮小了，只走了底層，避免輻射干擾太大，并在底層裸銅加大散熱面積，排除因溫度過(guò)高導(dǎo)致產(chǎn)品OTP或異常；為了節(jié)省成本，頂層漏銅已經(jīng)刪除，畢竟套UL熱縮套管成本也會(huì)增加；然而部分器件因陰影效應(yīng)的存在還是沒有解決~  就這樣板子最終已經(jīng)改完了！

為了達(dá)到layout的最終結(jié)果，上傳幾張調(diào)試好的照片和輸入DC15V 輸出5V3A滿載時(shí)候的前Nmosf的VDS的波形和VGS的波形，調(diào)試過(guò)程和其它就不一一上傳了或分享了  （QC3.0 and type-c車載充電器） 結(jié)案~謝謝

請(qǐng)問(wèn)樓主有沒有Type C母座封裝發(fā)給我用用啊！99SE的。