本人剛學Verilog HDL,在寄存器聲明中:
reg [msb:lsb]reg1,reg2, ... regN
msb和lsbd定義reg寄存器位數(shù)范圍,
如:
reg[7:0] m,n;//m和n是兩個8位寄存器
那么
reg[1:32]Kisp,Pisp,Lisp;
/*代表三個33位、最高位是邏輯1的寄存器?肯望大俠門賜教!*/
求助Verilog HDL!
全部回復(0)
正序查看
倒序查看
現(xiàn)在還沒有回復呢，說說你的想法
