最有點忙閑暇時刻回答一下第一個問題

1、問大家次級同步整流要求PSR架構(gòu)的電源和SSR架構(gòu)的電源那個對同步整流芯片精度要求高？  

這里我的回答是PSR架構(gòu)的對同步整流要求高，特別是同步整流關(guān)斷點的要求，這里我用一個波形來說一下。

如果出現(xiàn)下圖情況的同步整流提前關(guān)斷這時次級去磁還沒有結(jié)束同步整流都已關(guān)閉，次級開同步整流的寄生二極管來導通，這時就會出現(xiàn)FB采樣一段是mos導通和一段是寄生二極管導通時間，引起FB采樣錯誤情況出現(xiàn)造成輸出電壓有波動。關(guān)斷點的因主要兩個地方影響①是芯片關(guān)斷點（VTH-off）的值越接近于0關(guān)斷越晚，②同步MOS導通阻值阻值越小關(guān)斷點越提前。

2、同步整流使用的MOS，是RDS-on值越小效率越高嗎？

同步整流使用的MOS，是RDS-on值越小效率越高這個不是絕對的，這里來回答大多數(shù)同步整流芯片都有一個VTH-OFF值，這個值決定你選擇MOS的時候MOS的RDS-on導通電阻，這里我們假設VTH-Off=-5mV, 那么VTH-Off/RDS-on就等結(jié)束時同步整流MOS上的電流，后面電流工作的去磁就要通過MOS的寄生二極管導通，這里如果RDS-on越小用MOS的寄生二極管導通電流越大，這樣一下RDS-on小的效率反而沒有RDS-on大的好，選著合適RDS-on的MOS，既能解決效率問題又能解決成本問題。

同步整流關(guān)鍵性參數(shù)同步整流VTH_ON最小時間，這里為什么會有此參數(shù)出現(xiàn)，個人理解原因①同步整流開啟過程中VDS波形性會有一定的抖動，仿真誤關(guān)斷，②工作過程突然出現(xiàn)毛刺出現(xiàn)誤關(guān)斷 ③初次級耗電程度，特別輕載工作過程中會出現(xiàn)，沒有VT_ON最低時間時，次級同步整流關(guān)閉后，初級VCC二極管反向恢復有一定時間，這時FB波形會有變性引起紋波大問題。