做電源保護(hù)或者驅(qū)動(dòng)電路中需要用到邏輯信號。74系列用的較多。那HC和LS的有什么區(qū)別呢？
一個(gè)明顯的就是LS的輸入電阻有限制。在有些情況下用HC的可以，用LS的就不可以。
這是什么原因呢？
【請教】芯片74HC和74LS的區(qū)別？
全部回復(fù)(8)
正序查看
倒序查看
@st.you
CMOS跟TTL的區(qū)別，具體請自行搜索相關(guān)資料
TTL門電路中輸入端負(fù)載特性（輸入端帶電阻特殊情況的處理）：
1）懸空時(shí)相當(dāng)于輸入端接高電平。因?yàn)檫@時(shí)可以看作是輸入端接一個(gè)無窮大的電阻。
2）在門電路輸入端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電平而不是低電
平。因?yàn)橛蒚TL門電路的輸入端負(fù)載特性可知，只有在輸入端接的串聯(lián)電阻小于910歐時(shí)，
它輸入來的低電平信號才能被門電路識別出來，串聯(lián)電阻再大的話輸入端就一直呈現(xiàn)高電
平。這個(gè)一定要注意。COMS門電路就不用考慮這些了。
這些是搜到的資料，那這個(gè)TTL的輸入特性是啥樣的呢？
0
回復(fù)
@holyfaith
TTL門電路中輸入端負(fù)載特性（輸入端帶電阻特殊情況的處理）： 1）懸空時(shí)相當(dāng)于輸入端接高電平。因?yàn)檫@時(shí)可以看作是輸入端接一個(gè)無窮大的電阻。 2）在門電路輸入端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電平而不是低電平。因?yàn)橛蒚TL門電路的輸入端負(fù)載特性可知，只有在輸入端接的串聯(lián)電阻小于910歐時(shí)，它輸入來的低電平信號才能被門電路識別出來，串聯(lián)電阻再大的話輸入端就一直呈現(xiàn)高電平。這個(gè)一定要注意。COMS門電路就不用考慮這些了。 這些是搜到的資料，那這個(gè)TTL的輸入特性是啥樣的呢？
就這點(diǎn)？兩者的輸入電平特性不一樣
0
回復(fù)
74LS為TTL系列中低功耗肖特基工藝，
工作電壓范圍為：4.75~5.25V；
工作頻率在40MHz以內(nèi)；
當(dāng)工作電壓為5V時(shí)，其邏輯"1”的輸出高電平高于2.4V,邏輯"0”的輸出低電平小于0.4V，邏輯"1”的輸入高電平高于2.0V,邏輯"0”的輸入低電平低于0.8V；
最小輸出驅(qū)動(dòng)電流為8mA（輸出低電平0.4V時(shí)）;
最大輸入電流為-0.4mA（輸出低電平0.4V時(shí)）;
74HC為CMOS系列高速絕緣柵場效應(yīng)晶體管工藝，
工作電壓范圍為：2.0~6.0V,
工作頻率在40MHz以內(nèi)；
當(dāng)工作電壓為5V時(shí)，其邏輯"1”的輸出高電平高于VCC-0.1V,邏輯"0”的輸出低電平小于0.1V，邏輯"1”的輸入高電平為3.5V,邏輯"0”的輸入低電平低于1.0V；
最小輸出驅(qū)動(dòng)電流為4mA（輸出低電平0.4V時(shí)）;
最大輸入電流為-0.001mA（輸出低電平0.4V時(shí)）;
輸入阻抗高達(dá)100KR，抗干擾能力弱。
1
回復(fù)
