請教
關(guān)于變壓器不同繞線結(jié)構(gòu)對電路有何影響?
全部回復(fù)(23)
正序查看
倒序查看
@fmx2003
哦,謝謝。我把Aux減少3匝,Rfb2增大調(diào)整后,工作效率和增大VDD串聯(lián)電阻差不多相同的效率,比原設(shè)計低兩個點,并且啟動電壓升高,100VAC時才能工作,也就是說Aux減少,空載時VDD電壓也減小。注意到空載時VDD要緩沖到18.5V左右電路才會工作。是不是有矛盾。小弟有點糾結(jié),還望指點,謝謝。
并無沖突, VDD Turn-On Voltage rang=17.6V(min)~19.6V(max),
也就是說VDD最保險需超過19V才能啟動,
因VDD太低,所以才造成100VAC無法啟動,
只是你第6帖所說傳統(tǒng)繞法變壓器VDD電壓帶載是高電壓輸入為15.5V,
S/A/P繞法的變壓器電路VDD電壓升到21V,高出MAX19.6V的工作范圍,
就不工作啦,感到疑惑,因15.5V真能動作?VDD最大電壓應(yīng)為28V,
21V應(yīng)該是會動作才對.
0
回復(fù)
@10227
并無沖突,VDDTurn-OnVoltagerang=17.6V(min)~19.6V(max),也就是說VDD最保險需超過19V才能啟動,因VDD太低,所以才造成100VAC無法啟動,只是你第6帖所說傳統(tǒng)繞法變壓器VDD電壓帶載是高電壓輸入為15.5V,S/A/P繞法的變壓器電路VDD電壓升到21V,高出MAX19.6V的工作范圍,就不工作啦,感到疑惑,因15.5V真能動作?VDD最大電壓應(yīng)為28V,21V應(yīng)該是會動作才對.
謝謝你的回復(fù),回老家兩天,今天才上班,你說的不錯,VDD Turn-On Voltage rang=17.6V(min)~19.6V(max); VDD, BD, SW to G=28V (MAX).那就是我之前理解錯誤,那為什么VDD電壓升到21V時會不工作呢? 15.5V是電路啟動后帶載后VDD電壓。
0
回復(fù)
@10227
并無沖突,VDDTurn-OnVoltagerang=17.6V(min)~19.6V(max),也就是說VDD最保險需超過19V才能啟動,因VDD太低,所以才造成100VAC無法啟動,只是你第6帖所說傳統(tǒng)繞法變壓器VDD電壓帶載是高電壓輸入為15.5V,S/A/P繞法的變壓器電路VDD電壓升到21V,高出MAX19.6V的工作范圍,就不工作啦,感到疑惑,因15.5V真能動作?VDD最大電壓應(yīng)為28V,21V應(yīng)該是會動作才對.
之前做過一款5W的方案,也是要用A/S/P的繞法,工作效率同樣比原設(shè)計低兩個點,所以這次看能不能有所突破,跟你學(xué)學(xué),謝謝你的熱心回復(fù)!
0
回復(fù)
@fmx2003
說明一下,5W方案VDD不受變壓器繞線結(jié)構(gòu)影響,影響只是工作效率;VDD從100VAC帶載啟動時16.4到200VAC時21.8V的樣子,傳統(tǒng)繞法95VAC時15.5V到250VAC時16.8V。
上述可看出非傳統(tǒng)方法從低壓到高壓時電壓差是很大的,
如data所說VDD Latch-Off Voltage=VDDON+2~4V,
也就是說VDD變化不能太大,但并無說明如超出范圍會如何?
如假設(shè)超出范圍會使VDD關(guān)閉,此設(shè)計其實也相當(dāng)危險.
再來就是如data(Page.8)所說VFB波形會影響輸出是否正常,
非傳統(tǒng)方法所產(chǎn)生振鈴是會相當(dāng)大,因漏感及寄生電容關(guān)系.
至于效率問題其實跟繞法脫離不了關(guān)系,
漏感及寄生電容所產(chǎn)生振鈴將會產(chǎn)生更高電壓,
這會造成零件損耗增加,
如RCD network,一次測晶體管,二次測二極體,
效率降低Ip增加一次測晶體管也會損耗,效率自然降低.
0
回復(fù)
@10227
上述可看出非傳統(tǒng)方法從低壓到高壓時電壓差是很大的,如data所說VDDLatch-OffVoltage=VDDON+2~4V,也就是說VDD變化不能太大,但并無說明如超出范圍會如何?如假設(shè)超出范圍會使VDD關(guān)閉,此設(shè)計其實也相當(dāng)危險. 再來就是如data(Page.8)所說VFB波形會影響輸出是否正常,非傳統(tǒng)方法所產(chǎn)生振鈴是會相當(dāng)大,因漏感及寄生電容關(guān)系. 至于效率問題其實跟繞法脫離不了關(guān)系,漏感及寄生電容所產(chǎn)生振鈴將會產(chǎn)生更高電壓,這會造成零件損耗增加,如RCDnetwork,一次測晶體管,二次測二極體,效率降低Ip增加一次測晶體管也會損耗,效率自然降低.
學(xué)習(xí)啦,謝謝。
0
回復(fù)
@10227
上述可看出非傳統(tǒng)方法從低壓到高壓時電壓差是很大的,如data所說VDDLatch-OffVoltage=VDDON+2~4V,也就是說VDD變化不能太大,但并無說明如超出范圍會如何?如假設(shè)超出范圍會使VDD關(guān)閉,此設(shè)計其實也相當(dāng)危險. 再來就是如data(Page.8)所說VFB波形會影響輸出是否正常,非傳統(tǒng)方法所產(chǎn)生振鈴是會相當(dāng)大,因漏感及寄生電容關(guān)系. 至于效率問題其實跟繞法脫離不了關(guān)系,漏感及寄生電容所產(chǎn)生振鈴將會產(chǎn)生更高電壓,這會造成零件損耗增加,如RCDnetwork,一次測晶體管,二次測二極體,效率降低Ip增加一次測晶體管也會損耗,效率自然降低.
新年好!可否請教如何設(shè)計開關(guān)電源高頻變壓器,謝謝。
0
回復(fù)