昨天我去面試,他問(wèn)在PCB中UL和VDE的爬電距離要求是什幺? 我回復(fù):UL---電壓進(jìn)來(lái)在沒(méi)有經(jīng)過(guò)保護(hù)組件之前的爬電距離要求至少1.6mm(50V~130V); VDE---電壓進(jìn)來(lái)在沒(méi)有經(jīng)過(guò)保護(hù)組件之前的爬電距離要求至少1.6mm(50V~130V),2.5mm(131V~250V).他說(shuō)我做錯(cuò)了.
請(qǐng)教各路高手UL和VDE的爬電距離要求是什幺?
請(qǐng)教各路高手在PCB中UL和VDE的爬電距離要求是什么?
全部回復(fù)(9)
正序查看
倒序查看