大家好，我是電源漫談，很高興和各位一起分享我的第58篇原創(chuàng)文章，喜歡和支持我的工程師，一定記得給我點(diǎn)贊、收藏、分享。
使用MCU進(jìn)行開(kāi)發(fā)項(xiàng)目，首先要明確最小系統(tǒng)的電路是否正確，然后再進(jìn)行復(fù)雜電路的設(shè)計(jì)，本文就針對(duì)MCU的最小電路連接做一個(gè)討論，此處以dsPIC33CK系列芯片為例說(shuō)明。
最小系統(tǒng)電路主要考慮哪些方面的因素？
最小電路主要包含如下方面，首先，如電源部分所有的數(shù)字邏輯及I/O的供電VDD,VSS等，以及所有的AVDD和AVSS部分，其中AVDD和AVSS一般作為ADC的參考電源及其它模擬信號(hào)電路供電，即使項(xiàng)目中不使用ADC功能，也要連接這兩個(gè)pin到外部電容。
其次，是涉及到復(fù)位和編程功能的MCLR pin，及在線編程ICSP用到的PGCx，PGDx的pin。
另外，就是其中也非常重要的外部振蕩器的pin，OSCI,OSCO,當(dāng)需要外部晶振源時(shí)，需要連接這兩個(gè)pin。
圖1 MCU的最小系統(tǒng)外圍連接圖
MCU最小系統(tǒng)的電源部分
推薦的最小系統(tǒng)電路如圖1所示。說(shuō)到電源部分的pin，設(shè)計(jì)者需要在每一組VDD（數(shù)字電路及I/O部分供電）,VSS，及AVDD（模擬模塊供電）和AVSS pin上都使用去耦電容，當(dāng)使用去耦電容時(shí)，一般會(huì)考慮一些標(biāo)準(zhǔn)，比如電容類型，耐壓，及電容值。這里我們推薦0.1u的10-20V耐壓的電容，需要它具有較低的ESR, 且諧振頻率達(dá)到20M或者更高，一般選擇陶瓷容。
板上不可避免地會(huì)有高頻噪聲，尤其MCU用在開(kāi)關(guān)電源中時(shí)，當(dāng)高頻噪聲超過(guò)幾十M時(shí)，推薦增加另一個(gè)陶瓷電容并聯(lián)在上述去耦電容上，這個(gè)電容地值一般選擇1n-10n之間，這在高速電路中也很常見(jiàn)。
在電源電路的Layout中，一般先將走線從電源連接到去耦電容，再連接到器件pin上，這樣可以確保去耦電容是電源走線上第一個(gè)器件，另外一件事情也很重要，那就是確保電容和器件電源pin之間盡可能的短距離，以便減小寄生走線電感。
作為一個(gè)可行的選擇，不要直接連接VDD和AVDD pin，在二者之間連接一個(gè)電感或者磁珠，目的是去改善AVDD的噪聲抑制性能，電感阻抗需要小于1ohm且大于10mA的額定電流。
這里有一個(gè)較為常見(jiàn)的情況，電源部分和MCU器件間距較大，例如超過(guò)了15cm以上，那么推薦一個(gè)BULK電容給到MCU,作為局部的電源，BULK電容的值取決于連接電源和MCU之間的走線阻抗，以及器件消耗的最大電流。通過(guò)BULK電容，就可以避免走線太長(zhǎng)而導(dǎo)致器件pin上有較大的紋波，一般推薦的值是4.7u-47uF。
MCU的最小系統(tǒng)中的MCLR pin
一般來(lái)說(shuō),MCLR pin主要有兩個(gè)功能，一個(gè)是外部復(fù)位功能，可以通過(guò)拉低這個(gè)pin讓器件復(fù)位。另外一個(gè)功能就是編程和調(diào)試功能，值得注意的是當(dāng)在編程和調(diào)試時(shí)，必須要考慮到加在這個(gè)pin上的電容和電阻，因?yàn)槠骷幊毯驼{(diào)試器需要驅(qū)動(dòng)這個(gè)pin。所以，需要滿足的要求是，MCLR pin上的電壓電平VIH,VIL不能受影響，其電平快速切換也不能受影響，所以需要注意外部電路連接。
圖2 MCLR pin的典型連接
MCLR pin的典型的連接，如圖2所示，這個(gè)pin對(duì)應(yīng)的上拉電阻需要小于10k，以確保MCLR pin的電平等級(jí)VIH,VIL等，注意這個(gè)pin是作為輸入pin功能的。
圖3 典型器件pin的功能描述
假設(shè)由于ESD或者EOS擊穿MCLR pin的話，需要限制從外部電容流進(jìn)MCLR pin的電流，那么需要一個(gè)串聯(lián)電阻限制這個(gè)電流，一般建議小于470ohm即可。
MCU的最小系統(tǒng)中的編程及調(diào)試pin
PGDx和PGCx的pin是用于ICSP在線編程和調(diào)試的功能，一般的推薦是，在ICSP的連接器和MCU器件的PGDx 和PGCx pin之間的距離盡可能的小，如果ICSP 端會(huì)面臨ESD事件的話，可以在連線上串聯(lián)電阻，具體取值幾十ohm即可，不要超過(guò)100ohm，正確的連接如圖5所示。
在外部電路連接上，一般來(lái)說(shuō)，在PGDx和PGCx上對(duì)于上拉電阻，及串聯(lián)二極管，放置電容等都是不推薦的，因?yàn)樗麄儠?huì)影響編程器和器件之間的通信的功能。如果在實(shí)際電路中，由于電路功能復(fù)用，在PGDx和PGCx上連接了上述器件，那么確保在編程和調(diào)試時(shí)將其移除，如圖4所示這些錯(cuò)誤連接示意。
圖4 ICSP編程器和器件編程pin之間不正確的連接示意圖
具體來(lái)說(shuō)，在PGDx，PGCx的上拉電阻會(huì)破壞pin的電壓電平值，因?yàn)榫幊唐髦斜旧碛邢吕娮琛?/p>
在MCLR ，PGDx，PGCx上都不允許放置對(duì)地電容，這會(huì)減緩數(shù)據(jù)和時(shí)鐘信號(hào)的速度而影響通信，或者減緩編程時(shí)間。
同時(shí)也不能在PGDx，PGCx上串聯(lián)二極管，這會(huì)阻止編程器和器件之間的雙向通信。
另外，可以在器件的FLASH編程規(guī)格書(shū)中，其參考其特性及相關(guān)的時(shí)間需求，電容負(fù)載限制，及電壓VIH,VIL的要求等。
最后一點(diǎn)，需要注意，在編程通道選擇上，由于dsPIC33具有多組PGDx和PGCx的pin供選擇，編程進(jìn)器件的PGDx，PGCx的pin需要和外部連接ICSP編程器的pin一致。
圖5 ICSP編程器和器件編程pin之間的正確連接
圖6 編程器內(nèi)部電路及運(yùn)行方式
在編程時(shí)，目標(biāo)器件不需要提供時(shí)鐘，只需要有供電即可，當(dāng)編程時(shí)，編程器將編程電壓放置在MCLR pin上，通過(guò)PGCx pin發(fā)送時(shí)鐘信號(hào)，通過(guò)PGDx向MCU傳遞數(shù)據(jù)，為了驗(yàn)證是否進(jìn)行了正確的編程，從PGDx中讀回?cái)?shù)據(jù)，這樣一個(gè)時(shí)序就可以確保編程器和器件之間正確的通信。
MCU最小系統(tǒng)中外部振蕩器的pin
當(dāng)使用芯片內(nèi)部的POSC電路用于和外部晶體振蕩器電路連接時(shí)，需要特別小心設(shè)計(jì)，需要讓POSC電路在終端使用環(huán)境中去測(cè)試以滿足運(yùn)行條件。
在晶體振蕩器的規(guī)格書(shū)中的負(fù)載電容是一個(gè)初始選擇的值，但是，由于電路上的寄生參數(shù)會(huì)影響連接到晶振pin上的電容，那么需要去調(diào)整這個(gè)初始電容值，去滿足最終的啟動(dòng)和穩(wěn)定運(yùn)行。
一般來(lái)說(shuō)，晶振電路較長(zhǎng)的走線及其它物理干涉，會(huì)導(dǎo)致信號(hào)完整性問(wèn)題。比如，信號(hào)頻率變化，振蕩信號(hào)幅度減小，波形畸變，較長(zhǎng)的啟動(dòng)時(shí)間，這會(huì)在軟件執(zhí)行上產(chǎn)生不良后，如錯(cuò)誤指令執(zhí)行，或者非法指令獲取等。
在實(shí)際運(yùn)行中，需要等到振蕩頻率在幅度上，在頻率上完全正確和穩(wěn)定時(shí)，再開(kāi)始執(zhí)行軟件代碼。
在實(shí)際的PCB布局或者原理圖繪制時(shí)，需要注意MCU的外部振蕩器連接pin腳相鄰的端口，或者臨近的電路或者M(jìn)CU pin上是否有高頻信號(hào)及高頻噪聲對(duì)晶振電路的影響。
MCU最小系統(tǒng)電路中外部振蕩器的Layout建議
盡可能地對(duì)外部晶振電路進(jìn)行優(yōu)化，以確保穩(wěn)定地運(yùn)行，一般來(lái)說(shuō)，振蕩器電路應(yīng)該MCU器件放在同一面地PCB上，盡可能地將振蕩器電路靠近MCU地振蕩器連接pin。對(duì)于晶振電路的負(fù)載電容，應(yīng)該盡可能靠近晶振本身，也和振蕩器放在同一個(gè)PCB面。最終，使用一個(gè)接地銅皮去環(huán)繞振蕩器電路和pin，以便和周邊電路進(jìn)行隔離。
對(duì)于接地銅皮的要求是，使得它接MCU的地，對(duì)于普通的PCB走線來(lái)說(shuō)，不要在銅皮鋪地電路中走任何信號(hào)線及功率線，參考示意圖如圖7所示。
圖7 普通的外部晶振PCB layout建議
當(dāng)使用兩層板時(shí)，避免PCB走線在放置晶振電路的位置的背面去走線，如果不能完整的環(huán)繞MCU的振蕩器pin和晶振電路，建議連接這些局部的地鋪銅到另一面的地層，最終這些底線防護(hù)部分必須要回到MCU的地，如圖8所示。
圖8 小封裝器件外部晶振PCB layout建議
未使用的MCU的pin
對(duì)于MCU上的未經(jīng)使用的pin一般有兩種選擇，一種選擇是軟件配置為輸出，且設(shè)為低電平，這種方式需要使用軟件配置。另外一種方式，在MCU的不使用的pin上連接一個(gè)電阻到地，一般取值為1k-10kohm.
總結(jié)，以上基于dsPIC33C的MCU對(duì)其外部最小系統(tǒng)電路連接做了一個(gè)梳理和說(shuō)明，特別是外部晶振電路部分的連接及PCB建議，希望能有一定的參考。
參考文獻(xiàn)：
- dsPIC33CK256MP508 FAMILY datasheet
- MPLAB® PICkit™ 4 In-Circuit Debugger User's Guide