影響高速差分信號輻射發(fā)射因素之阻抗設(shè)計(jì)

1、阻抗對高速差分信號輻射發(fā)射影響的深入分析

阻抗對高速差分信號輻射發(fā)射的影響分析：

信號從SOURCE端傳輸?shù)絊INK端，兩者之間是通過高速線纜互聯(lián)，信號傳輸過程源端阻抗、線纜阻抗、SINK端阻抗之間完全匹配，信號無損耗的由源端傳輸?shù)絊INK端。而實(shí)際上由于源端阻抗、Cable線阻抗、SINK端阻抗不可能完全做到阻抗匹配，主要原因是連接器處阻抗突變、Cable線材阻抗的控制、PCB布線阻抗的控制、器件本身的阻抗設(shè)計(jì)。

在高速差分信號規(guī)范中明確給出了通用阻抗的設(shè)計(jì)要求即100±15%，以此來保證信號傳輸?shù)馁|(zhì)量。從EMC的角度來說，阻抗突變與不匹配就會產(chǎn)生反射，導(dǎo)致信號出現(xiàn)過沖、振鈴，駐波，導(dǎo)致信號基頻和高次諧波的輻射發(fā)射問題。

阻抗與高速差分信號輻射發(fā)射問題的關(guān)系:

特征阻抗?jié)M足100±15Ω標(biāo)準(zhǔn)要求，不意味著高速差分信號的輻射發(fā)射測試就能夠順利通過；相比于特性阻抗，瞬時(shí)阻抗對高速差分信號的輻射發(fā)射測試結(jié)果影響更大。在滿足100±15Ω阻抗標(biāo)準(zhǔn)限值的情況下， 瞬時(shí)阻抗更加平坦（阻抗變化范圍越小越好）則意味著信號感受到的瞬時(shí)阻抗變化越小，向外空間輻射發(fā)射的能量也相應(yīng)的最小。    

阻抗匹配是高速差分信號輻射發(fā)射通過的最基本的條件，即必要條件，是非充分條件。阻抗失配對高速差分信號輻射發(fā)射測試結(jié)果肯定有影響。拋開源端阻抗、線纜阻抗不談，我們重點(diǎn)談一談SINK端阻抗。

影響阻抗的實(shí)際因素：

前面我們談到影響阻抗的因素是：線寬線距、銅厚、介質(zhì)與介質(zhì)厚度、與參考平面的間距、元件的焊盤引腳寬度與厚度等。在阻抗設(shè)計(jì)過程中需要對以上因素進(jìn)行嚴(yán)格控制，并對生產(chǎn)制造工藝進(jìn)行控制，方可以做出阻抗精確的PCB布線。

2、阻抗設(shè)計(jì)管控原則

影響阻抗的因素眾多，如何管控阻抗設(shè)計(jì)，成為EMC工程師的必修課之一。

• 前面我們談到元件的焊盤或者引腳寬度與厚度是影響阻抗的因素之一，從而說明在高速差分信號鏈路中應(yīng)盡量使用最少的元件，嚴(yán)格控制阻抗突變點(diǎn)，阻抗測試曲線趨于平坦。
• 另外互接接口的連接器引腳處、BGA芯片的引腳焊盤、ESD保護(hù)器件的焊盤處由于器件標(biāo)準(zhǔn)化設(shè)計(jì)的原因，可以通過PCB設(shè)計(jì)進(jìn)行相應(yīng)的阻抗優(yōu)化設(shè)計(jì)。
• 差分信號的線寬線距、銅厚、介質(zhì)與介質(zhì)厚度在PCB設(shè)計(jì)過程中需要進(jìn)行嚴(yán)格的管控，同時(shí)在PCB生產(chǎn)制造工藝中也需要進(jìn)行測量管控。
• 多層板設(shè)計(jì)中，跨分隔不僅影響信號的回流路徑完整性，也影響信號阻抗，參考地平面的完整性PCB設(shè)計(jì)時(shí)應(yīng)給予重點(diǎn)管控。
• 由于芯片設(shè)計(jì)問題、高速差分信號端子設(shè)計(jì)問題，通常其連接處阻抗都會偏低，這時(shí)就需要增加電阻做串聯(lián)匹配，若連接處出現(xiàn)阻抗偏大，就需要調(diào)整焊盤寬度、引腳布線寬度來調(diào)節(jié)阻抗。
• 對于高速差分信號設(shè)備之間互連，大部分采用線纜連接的方式，線纜本身的阻抗設(shè)計(jì)控制，也是影響阻抗匹配的最重要因素之一。由于實(shí)際上線纜生產(chǎn)制作廠商的參次不齊，線纜成為制約輻射測試通過的因素。高速差分信號之間采用FFC線材互連，F(xiàn)FC線材的阻抗控制在業(yè)界相對成熟，主要注意折線處對阻抗突變的影響。    

3、PCB阻抗設(shè)計(jì)案例：

修改器件PCB封裝優(yōu)化阻抗：

 PCB Layout修改前差分信號阻抗設(shè)計(jì)

PCB Layout修改后差分信號阻抗設(shè)計(jì)

設(shè)計(jì)案例解析說明：

器件焊盤引腳是阻抗突變最嚴(yán)重的地方，在實(shí)際PCB設(shè)計(jì)過程中，可以通過修改器件引腳焊盤大小，來達(dá)到優(yōu)化阻抗設(shè)計(jì)的目的。對于多層板因?yàn)閰⒖紝娱g距的問題，器件下方參考層需要做凈空處理，保證阻抗設(shè)計(jì)達(dá)到標(biāo)準(zhǔn)要求。

控制線寬變化優(yōu)化阻抗設(shè)計(jì)：

PCB Layout修改前差分信號阻抗設(shè)計(jì)

PCB Layout修改后差分信號阻抗設(shè)計(jì)

設(shè)計(jì)案例解析說明：

PCB布線線寬的改變，阻抗隨之改變，阻抗變化的劇烈程度與線寬變化成正比。解決因線寬突變造成的阻抗突變，最好的方法就是線寬保持不變；而實(shí)際PCB設(shè)計(jì)過程中是無法達(dá)到的，退而求其次可以采用漸變線的方式解決。

介質(zhì)厚度對阻抗的影響案例：

撕掉高速差分信號線上貼紙前阻抗 

撕掉高速差分信號線上貼紙后阻抗

設(shè)計(jì)案例解析說明：

介質(zhì)材質(zhì)及厚度也是影響阻抗非常重要的因素之一，由于高速差分信號布線處平坦、器件較少，PCB設(shè)計(jì)師習(xí)慣將板卡信息貼紙、板卡型號絲印放置在高速差分信號布線上，殊不知這樣會導(dǎo)致高速差分信號阻抗的不連續(xù)，產(chǎn)生信號反射及高速差分信號輻射發(fā)射問題。