在今天的數(shù)據(jù)采集系統(tǒng)(DAQ)中，我們需要更高的速度、更低的噪聲和更優(yōu)的總諧波失真 (THD)性能。實現(xiàn)這些性能改進通常需要更大的工作電流，而更大的工作電流則會產(chǎn)生更高的功耗。在設計中最大限度降低電流消耗和功耗是重中之重，如何權(quán)衡更高性能和更低功耗帶來的競爭優(yōu)勢呢？小編今天給大家安利一種相對較新的概念——動態(tài)功耗調(diào)節(jié)(DPS)。

簡單而言，DPS就是一個在需要時啟用電子元件、在不需要時禁用電子元件的動態(tài)過程。圖1所示為一個典型的基于SAR型ADC的數(shù)據(jù)采集子系統(tǒng)。

SAR型ADC的一個主要屬性是其功耗隨吞吐速率而變化，這使其非常適合功耗敏感型應用。以往，ADC驅(qū)動器和基準電壓源緩沖器不能與SAR一樣享有自動功耗調(diào)節(jié)功能。它們通常會在系統(tǒng)運行時上電并啟用，這樣會消耗過多的電能。假設啟用時間足夠短，便可以動態(tài)方式驅(qū)動放大器關斷引腳，從而禁用ADC轉(zhuǎn)換之間的放大器。這就是動態(tài)功耗調(diào)節(jié)。通過對放大器運用DPS，可大幅降低其平均電流消耗。借助DPS，放大器靜態(tài)電流隨關斷引腳正在被驅(qū)動的負載周期而變化。理論平均靜態(tài)電流可由下式得出

其中：

IAVG 為平均DPS靜態(tài)電流

IQ_ON 為已啟用的放大器的靜態(tài)電流

IQ_OFF 為已禁用的放大器的靜態(tài)電流

tON 為啟用放大器的時間

tS 為采樣頻率周期

雖然以下部分將聚焦于ADC驅(qū)動器放大器，但DPS的概念也可運用至基準電壓源緩沖器，而且得到的結(jié)果類似哦。so，請繼續(xù)往下看

圖2顯示了ADC驅(qū)動器放大器在一直啟用時的理論效率提升。fR 處的豎直基準線代表ADC功耗等于一直啟用的驅(qū)動器放大器的功耗時的采樣頻率。采樣速率較低時，放大器的功耗占主導，采樣速率較高時，ADC的功耗占主導?；鶞暑l率(fR)將隨放大器和選定ADC的功耗而變化，但基本概念依然相同。進行功耗調(diào)節(jié)的同一放大器的相對效率提升以三種不同的tON 值顯示。

不出所料，采樣速率給定時，更小的tON 會產(chǎn)生更高的效率，并且能夠以更高的采樣速率運用DPS。陰影區(qū)域表明，逐漸減小tON 產(chǎn)生的最大提升區(qū)域一般會延伸至約10個fR 以下。由于采樣速率會繼續(xù)降至此點以下，因此可實現(xiàn)最大的整體功耗節(jié)約，但進一步減小tON 帶來的優(yōu)勢可以忽略不計，因為功耗逐漸接近關斷或禁用狀態(tài)的功耗。

劃重點了——要利用DPS獲得最高的性能，系統(tǒng)時序和確定最小tON 至關重要。

圖3所示為ADC和驅(qū)動器放大器的簡化時序圖。圖1中的系統(tǒng)時序功能塊(FPGA、DSP和微控制器)可提供恰當?shù)亩〞rADC轉(zhuǎn)換開始(CNV)和放大器關斷(PD)信號。SAR型ADC會在CNV的上升沿啟動轉(zhuǎn)換。在CNV的上升沿前，放大器在ADC采集階段上電一段時間 (tON )，然后與CNV的上升沿同步關斷。tON的值為多大才恰當？

雖然圖2說明了使用隨機的tON 值時的概念，但其清楚表明，DPS的全部價值將僅在使用最小tON 時實現(xiàn)。這是放大器必須在ADC轉(zhuǎn)換開始前啟用以確保結(jié)果準確的最短時間。更短的時間將導致SNR或THD降低，更長的時間將不會引起任何性能提升。實際上最小tON 在整個采樣速率范圍內(nèi)并非固定，并且必須根據(jù)具體應用，用經(jīng)驗進行確定。最小tON 因不同的放大器和系統(tǒng)而異。

如果在圖1的電路中使用ADA4805-1和AD7980的放大器/ADC 組合，則最小tON 會隨著采樣速率的增大而減小。通常，1 kSPS時 需要~4 μs，而1 MSPS時則只需要~600 ns。采樣速率較低時，由于處于關斷狀態(tài)的時間延長，因而較長的一段時間會為內(nèi)部放大器節(jié)點放電提供更多的時間，因而開啟時間更長。相反地，采樣速率更高時，此時間段更短，因而內(nèi)部放電時間更短。事實上，隨著采樣速率提高，有限的放大器關斷時間將變得長于在關斷狀態(tài)消耗的時間。實際上，放大器在完成關斷過程前就已經(jīng)重新開啟。這看起來是人為式的快速開啟時間，但在性能數(shù)據(jù)未減小時卻十分有效。

預測潛在功耗節(jié)省量時需要考慮的最后一點是輸入信號頻率的影響。迄今為止，我們已通過使用給定放大器的計算靜態(tài)電流對DPS的概念進行說明。將一個信號施加在放大器輸入時，也會出現(xiàn)隨輸入信號頻率增大而增大的動態(tài)電流。如果輸入頻率足夠低，影響微乎其微。隨著頻率增大，放大器輸出端的RC網(wǎng)絡會顯示更大的負載，因而需要放大器提供更大的電流來處理此信號。

使用前面提及的ADA4805-1和AD7980并將這些概念綜合在一起便可得到圖4中的曲線。此圖顯示了進行動態(tài)功耗調(diào)節(jié)的ADC驅(qū)動器放大器相對于同樣的放大器在一直啟用時的功耗(用百分比表示)。我們繪制了選定輸入頻率下的DPS效率圖，用以描述更高的輸入頻率對功耗的影響。我們確定了介于1 kSPS至1 MSPS之 間的多個采樣速率的最小tON ，并將其定義為導致SINAD (信噪失 真比)與一直啟用的放大器相比減小不超過0.5 dB的tON 。此圖顯示，在低采樣速率下處理緩慢輸入信號時，功耗節(jié)省量最高可達95%。但對更高吞吐量的系統(tǒng)而言更重要的是，潛在功耗節(jié)省量仍然非常高，在100 kSPS時最高可達65%，在1 MSPS時最高可達35%。必須注意，圖4反映的是一個單位增益緩沖器在持續(xù)被采樣的系統(tǒng)中的性能。但是，如之前所述，可將這些DPS概念輕松運用至基準電壓源緩沖器，而且得到的結(jié)果類似。

雖然DPS是一種相對較新的概念，而且需要考慮設計和時序因素，但是其初步成果非常有效。很明顯，對更高性能和更低功耗的渴望將延續(xù)到未來，從而進一步增加對創(chuàng)意低功耗解決方案的需求。