
泰克科技公司日前推出最新TekExpress DDR5發(fā)射機解決方案,其改善了自動化程度,工程師可以克服各種DFE所帶來的分析挑戰(zhàn),采用用戶自定義采集和DDR5去嵌技術(shù)及串行數(shù)據(jù)鏈路分析(SDLA)技術(shù),滿懷信心地、高效地驗證和調(diào)試DDR5設(shè)計。
從增強現(xiàn)實、人工智能到云計算和物聯(lián)網(wǎng),5G正在推動著各種新興技術(shù)迅速增長,人們對容量更高、速度更快、能耗更低、尺寸更小的嵌入式和計算機存儲器的需求不斷提高,DDR SRAM也不斷響應(yīng)市場需求,技術(shù)升級不斷推陳出現(xiàn),這使得DDR5比以往任何時候都更重要。DDR5內(nèi)存時代即將到來,頻率更高、功耗更低、速度更快,從入門級速度4800MHz到5200/5600MHz,未來兩年計算機、消費性產(chǎn)品市場將逐漸轉(zhuǎn)從DDR4過渡至DDR5。
快速存取數(shù)量龐大的存儲數(shù)據(jù),意味著復(fù)雜的設(shè)計正在挑戰(zhàn)信號完整性極限,要求性能更高的測量技術(shù)來完成一致性測試、調(diào)試和驗證。TekExpress DDR5發(fā)射機解決方案是一種系統(tǒng)級自動測試應(yīng)用,用戶可以迅速、經(jīng)濟、可靠地驗證和調(diào)試DDR5設(shè)計,滿足JEDEC中所規(guī)定的50多種電接口和時序測量.
DFE分析
DDR4內(nèi)容目前還是絕對主流,但DDR5已經(jīng)完成了規(guī)范開發(fā),當(dāng)在存在符號間干擾(ISI)的情況下測試DDR5設(shè)計時,即使DDR3/4的最佳調(diào)試工具也是不夠用的。泰克DDR5系統(tǒng)級一致性測試軟件提供了各種自動化工具,克服了下一代DDR面臨的各種挑戰(zhàn),包括:
?Rx DFE均衡支持,在DDR5業(yè)務(wù)中進行寫入數(shù)據(jù)的眼圖測量;
?自動測量JEDEC中規(guī)定的50多種DDR5電接口和時序參數(shù);
?多種新算法,一致可靠地區(qū)分讀突發(fā)和寫突發(fā);
?全新一致性測試應(yīng)用架構(gòu),增強了自動化程度,縮短了測試時間,幫助更快地把設(shè)計推向市場。
調(diào)試和驗證
TekExpress DDR5發(fā)射機解決方案把控制能力還到了工程師手中,它擁有用戶自定義采集模式,可以量身定制示波器設(shè)置,包括采樣率、記錄長度、帶寬等,來運行DDR5 JEDEC一致性測量。
泰克獨立式DDR5 DFE應(yīng)用可以整體控制DFE增益和4抽頭值,工程師可以運行內(nèi)部測試計劃,執(zhí)行測量關(guān)聯(lián)仿真,通過改變4抽頭值和增益值,微調(diào)仿真模型,進行假設(shè)分析。
聲明:本內(nèi)容為作者獨立觀點,不代表電源網(wǎng)。本網(wǎng)站原創(chuàng)內(nèi)容,如需轉(zhuǎn)載,請注明出處;本網(wǎng)站轉(zhuǎn)載的內(nèi)容(文章、圖片、視頻)等資料版權(quán)歸原作者所有。如我們采用了您不宜公開的文章或圖片,未能及時和您確認,避免給雙方造成不必要的經(jīng)濟損失,請電郵聯(lián)系我們,以便迅速采取適當(dāng)處理措施;歡迎投稿,郵箱∶editor@netbroad.com。
SiC MOSFET 界面陷阱檢測升級:Force-I QSCV 方法詳解 | 25-08-21 15:53 |
---|---|
用脈沖應(yīng)力重新定義先進 CMOS 的可靠性測試 | 25-08-15 15:13 |
跨域與多通道信號分析在嵌入式RF測試中的應(yīng)用 | 25-08-13 13:26 |
泰克EA直流可編程電源串聯(lián)技術(shù)助力800V電動汽車高壓架構(gòu)加速落地 | 25-08-04 15:09 |
PCIe M.2接口測試的現(xiàn)狀、挑戰(zhàn)與泰克解決方案 | 25-07-03 16:56 |
微信關(guān)注 | ||
![]() |
技術(shù)專題 | 更多>> | |
![]() |
技術(shù)專題之EMC |
![]() |
技術(shù)專題之PCB |