大家好，做了一個mos管開關電路，目前有個問題，輸入電壓范圍比較寬7-50v，當輸入7v時由于pmos管導通電壓Ugs要低于-3v，求大家出個主意怎么增加個電路滿足上述設計要求
開關電路設計
全部回復(2)
正序查看
倒序查看
用這電路看看:
這電路原理:
送電初期Q2導通, Q5,Q3組成一個恆流源, 恆流電流由Q5_Vbe / R4而來, 此時, Q1_G對地電壓最少為(Q3截流時) =
(7V * 10K / (10K + 20K))+ Q2_Vset+Q3_Vbe = 2.3+0.2+0.6 = 3.13 Q1_VGS = 7 - 3.13 = 3.86V
最高電壓為 (7*100 / 100+20K) + Q2_Vset
當電壓升高, R4, 與Q3 會以等電流方式拉高電壓, 其中, 當穩(wěn)壓管導通後, 其與恆流路逕一致, 則最大流過電流為6mA, 但R4值可改;;;;最大功率損耗來自於: 當輸入50V時, Q1_VGS箝位22V, 則Q3, R42端損耗為
(Q3_Vbe / R42) * ( 50V - 22V) = 6mA * 28V = 0.168W
當電壓超過Q4設定點, Q4導通將Q2截止, 則Q3, Q5迴路截止, Q1關閉.....
這電路為理想值, 當設定電壓到達時, 電晶體會有線性區(qū), 所以截止時怕會有震盪發(fā)生, 若有此情形, 於R7並聯(lián)一顆電容.....
0
回復
