我見過愛默生網(wǎng)絡能源的12層板的1/4磚的模塊電源
做的很漂亮..

有外形圖片嗎?

好像用的是ER的磁芯.

恭喜新年!
貢獻一個敝人新品設計產品:

1/4 Brick DC/DC
3.3V@50A
efficiency—93%typ
36.8mm X 8.5mm X 57.9mm (W x H x D)
供大家鑒賞、交流.
也歡迎大家對Brick type DC/DC設計展開交流.

贊一個,不知你用的是什么拓撲?

沒有輸出電感,可能是SMZ軟開關多諧零電流開關,加同步整流.
日系廠喜用此電路.

溫度系數(shù)怎樣,滿載輸出,環(huán)境溫度和風速條件??

MOS管太多,成本太高....價格壓力比較大,估計還有
電路專利...

看來各位十分專業(yè)!恭喜恭喜!

溫度變動范圍:50mV typ. (-40-- +85C)
負載、輸入變動范圍:10mV typ.
風速:2m/s (50A/3.3V @ 85C )

確實如dotcom所說無形式上的電感,采用集成變壓器技術,
內含輸出濾波電感.

也正如rongjun_wang所言,1次側由于用了4個FET,比其他廠商
設計的可能會多出1只(約`1USD).
擁有數(shù)項US.Patents&數(shù)項Japanese Patents

在此類設計上有什么好建議,請多交流為盼!
.

麻煩,在敞開架構上1/4磚做到75W應該足夠應用了,如果需要更好

的溫度系數(shù)的話,還是建議使用鋁基板,加上電路這么多專利,建議

還是使用諧振復位正激+同步整流就可以了,效率5V 15A也可以達到

92% ,MOS管也少,一次側1個,二次側4個就可以了.芯片也容易搞定..

不知大家認為如何,最重要的沒專利....

說的沒錯,采用你說的電路成本有優(yōu)勢.不過大公司多有自己的技術平臺,很難隨便采用別的拓撲增加開發(fā)風險.

芯片技術在發(fā)展,電源也跟著發(fā)展.現(xiàn)在在一個通信系統(tǒng)的主板上,3.3V實際需要的功率已經(jīng)很小,大功率的往往是2.5,1.8,1.2,0.9,只所以把3.3V的功率做的很大,主要是把它作為一個電源總線,從它再往下面用非隔離模塊變.用鋁基板的目的就是為了好加散熱器,加散熱器一個是增加了電源的高度,而現(xiàn)代通信系統(tǒng)的板卡密度越來越高;還有就是安裝散熱器的過程由于有應力的存在,往往會損壞模塊,這種損壞一般是經(jīng)過一段時間才發(fā)現(xiàn).
所以無散熱片不光是以后的趨勢,而是必須的要求.
   所以你上面的觀點已經(jīng)落伍了.

你的滿載效率好象要比其他高一些,請問主要靠什么來實現(xiàn)的?不要告訴我是軟開關,因為每一家都是軟開關,對這種低壓的電源,不同軟開關引起效率的不同幾乎可以忽略.應該是器件和工藝方面!

同感,93%的效率真的很高...

我做的1V/50A的滿載效率只能到82%左右,真是郁悶..
不知道各位有什么做效率的好方法沒有..

安裝鋁基板有應力??安裝孔是固定的,應力是不會傳到元器件上的.

他的意思是安裝散熱器會有應力把
不過一般采用表貼的+鋁基板應該沒啥問題
但是鋁基板成本高,而且調試不方便

要提高效率,關鍵是分析清楚損耗都在什么地方發(fā)生、然后你就有本事解決它.
一般來講:
  1,電路的靜態(tài)電流損耗.對93%左右效率de電源來講,50mW的靜態(tài)損失最好不要忽視的,積少成多的道理大家都明白.
  2,開關損耗.這不用多講,一般不用ZCS,ZVS等技術就不可能解決的太好.
  3,電磁場原因而產生的損耗.比如變壓器的鐵損、趨膚效應、漏磁等.
  4,對于低電壓大電流輸出的DC/DC來講,相當不可忽視的當然是導線內阻造成的損耗(包含高頻部分).
  5,對驅動電路來講,如果能回收柵極電容的充電能量,效率當然就能顯著改善.
  6,原付邊電路的高效輔助電源的設計.原則上不可以由于需要穩(wěn)壓而造成串聯(lián)壓降.
  7,建議您全部采用1005或更小的電阻,這樣會逼迫您不斷地為減小損耗而努力.
  8,采用靜態(tài)低功耗IC.
  9, 簡潔明快的拓撲回路等.

總之,一定要把握每一個部分的損失怎么造成的,在何時何地,就象是當我們了解自己身上那里有不舒服,總會有辦法解決吧.
也許都是一些廢話,不一定有用.
.

查到原因所在,并加以完美解決需要經(jīng)驗,不能解決一個問題,產生十個新問題

不知道你用什么開發(fā)工具?
對于loss, worsecase analysis,stress analysis等我用mathcad,有時用microcap 的Monte Carlo.
對于控制回路仿真用uCap,simplis.

對于開關損耗計算的不十分精確,主要由于reverse recovery loss.
對于變壓器銅損計算還可以,端不形狀不規(guī)則,有誤差.
對于變壓器的優(yōu)化沒有用有限元(沒有形成規(guī)范),但有一些程序保證繞組間臨近效應,氣隙部分的渦流損耗小,也有考慮漏感.
控制回路的仿真很好,基本與實測一致.穩(wěn)定性分析是開發(fā)文檔的一部分.

對于實際電路的討論可能太敏感.對于基礎問題的討論(如磁性器件的應用,計算)可能對大家都有幫助.當然我不反對對實際電路的討論.你的看法如何?

第5)很有新意,能詳細講一下你的方法嗎?

500) {this.resized=true; this.width=500; this.alt='這是一張縮略圖，點擊可放大。\n按住CTRL，滾動鼠標滾輪可自由縮放';this.style.cursor='hand'}" onclick="if(!this.resized) {return true;} else {window.open('http://u.dianyuan.com/bbs/u/26/1108091506.jpg');}" onmousewheel="return imgzoom(this);">

這個應該是lucent 半磚的...但是這款已經(jīng)比較老了...

新的半磚還是很流行的,只是沒有塑膠殼,和灌膠...

功率密度也大很多,會到200W 半磚(典型5V×40A)

高壓輸出可以到400W...

1/4磚也是,可以達到5V×40A ,如果沒有鋁基板,散熱肯定

難的(用了全橋移相)...

你是說那個回收門極能量?
諧振門極驅動可以,還有VPEC 2003提的一種拓撲也可以

對于使用大量這么微小的元件,以及采用多層電路板型變壓器,且工作在一個相當高的開關頻率的電源設計來見,不采用仿真設計的話,應該是無從下手了吧.即便是knowhow有再多,也沒法驗證.
因此從拓撲方案開始,到信賴性數(shù)據(jù)驗證等,simulation是貫穿始終的.
具體的來講,比如:
電氣、磁氣方面如Mathcad, psipce, Saber design, SCAT, Maxwell2D,3D等.
PCB設計也是關鍵,可能相當于整個設計的一半左右的工作量.關于PCB的3D有限元損耗仿真是相當龐大的工作量,且對于精確與否,knowhow起了決定性的作用.損耗的仿真解決后,另一個大問題是,電路板內的熱傳導影響.一個好的solution可以相當程度地減低器件的局部溫升、局部溫升的有效控制反過來又減少了電路板及器件的通態(tài)內阻,使得電源效率得以再提高,進而局部溫升再次得到改善,反反復復.當然這一切也只得借助于有限元熱場分析了.
電路控制環(huán)的設計相對來講就會簡單一點.下面是該動態(tài)響應特性,敝人自以為應該算是目前業(yè)界響應最快的電源之一了吧(50uS typ).
.500) {this.resized=true; this.width=500; this.alt='這是一張縮略圖，點擊可放大。\n按住CTRL，滾動鼠標滾輪可自由縮放';this.style.cursor='hand'}" onclick="if(!this.resized) {return true;} else {window.open('http://u.dianyuan.com/bbs/u/26/1108101623.png');}" onmousewheel="return imgzoom(this);">
做全面的仿真需要相當?shù)奈镔|條件,更重要的還需要很多已經(jīng)積累出來的經(jīng)驗等.
不一定非的要這么做才行,說這些的目的,只是希望對國內同行有一些啟發(fā).
(具體的電路由于涉及到公司的機密,恕不便于公開.)

想必各位都是國內同行的佼佼者,想請教一下國內這方面的開發(fā)進展到什么
地步,一直聽說原來的華為電源干得不錯?

.

其實當電源工作頻率高到一定程度時,驅動電荷產生的能量已相當接近主開關損耗了,如果不回收這部分能量,可能很難有太大的突破.特別對于wide input range的電源來講,為了保證最低輸入電壓時的高的效率,驅動電壓設定不會太低,而當達到最高輸入電壓時,極有可能不進行限幅的話,會損壞FET的gate,而限幅的結果就大大加深了驅動損耗(2次側同步整流等).

其實大家不要太在意專利這東西,上述這些專利也大多為敝人所為.
專利是在設計遇到問題的過程中產生的.如果大家不喜歡做一點這樣的工作,最終您會沒有電源可做的,因為稍微動一動就會碰上各種各樣的專利限制.正如DVD產品一樣.當然這也許是由于中國公司的機制、習慣等問題.希望我們中國的公司也不斷把自己的東西寫出來,否則今后的生存空間會變得被擠壓的很小.
但愿不是杞人憂天.

國內用到1/4磚的公司目前還是太少了,不知道什么時候

國內通訊設備的廠商能夠和國外大廠看齊...目前國內

用高端模塊的除了中興,華為,幾乎沒有其他的,而量

大的又是他們,所以,國內很多公司即使有這樣的能力,

也沒有這么大的市場,這些市場又被那么幾個電源公司壟斷.

500) {this.resized=true; this.width=500; this.alt='這是一張縮略圖，點擊可放大。\n按住CTRL，滾動鼠標滾輪可自由縮放';this.style.cursor='hand'}" onclick="if(!this.resized) {return true;} else {window.open('http://u.dianyuan.com/bbs/u/26/1108110800.jpg');}" onmousewheel="return imgzoom(this);">
這是個1.3V/100A的1/4磚模塊,滿載效率86%,半載89.2%
其反映速度比你的快一個數(shù)量級.其實對一般的模塊,由于有sense端,所以帶寬不能設的太高,否則sense端容易引起干擾.這個模塊由于是固定應用特定設計,所以帶寬很高.你的di/dt是多少,只標電壓波動是沒意義的.
  對BUCK類電路,設計高帶寬是比較容易的.

1/4磚現(xiàn)在已經(jīng)是潮流了,華為,中興,UT,上海貝而,甚至軍隊的一些機構都在用了.

想辦法再提高1-2個點,cadshao的19帖的辦法值得借鑒.