久久久国产精品视频袁燕,99re久久精品国产,亚洲欧美日韩国产综合v,天天躁夜夜躁狠狠久久,激情五月婷婷激情五月婷婷

  • 回復
  • 收藏
  • 點贊
  • 分享
  • 發(fā)新帖

移相全橋ZVS為什么要在IGBT上并接電容？

移相全橋ZVS，既然我們要通過漏感存儲的能量，諧振使得IGBT的C-E之間的電容能量給吸收掉，為什么還要在C-E之間并電容呢，這樣不是需要的能量更多了，漏感就要更大了么？不理解。我的角度看，系統(tǒng)變壓器設計好以后，漏感就定了，漏感定了，我應該選擇C-E之間電容越小的開關管越好，這樣我能夠實現(xiàn)ZVS的Ip電流就能越小，這樣就保證了輕載下我也能時間ZVS嘛。只要加電容了，Ip就要求大，這樣，只能在負載較重的情況下實現(xiàn)ZVS了。

不知道我的理解哪里不對？謝謝

全部回復(15)
正序查看
倒序查看
2016-04-28 09:54

并接電容是降低CE間的dv/dt，通過并電容的方式，就可以簡單粗暴的過濾掉幾乎90%的難題

即使有諧振，可以保證CE間的過零開通，但是首脈沖，諧振沒建立之前，這個電容就更加重要

當然，并接電容只是初級，不得已的手段，如果要完全解決問題，需要更復雜的方式

0
回復
2016-04-28 11:05
@米山人家
并接電容是降低CE間的dv/dt，通過并電容的方式，就可以簡單粗暴的過濾掉幾乎90%的難題即使有諧振，可以保證CE間的過零開通，但是首脈沖，諧振沒建立之前，這個電容就更加重要當然，并接電容只是初級，不得已的手段，如果要完全解決問題，需要更復雜的方式
搶到沙發(fā)，還這么詳細的解答，點贊
0
回復
2016-05-01 10:10
保證igbt過零
0
回復
f2812
LV.5
5
2016-05-19 15:32
@米山人家
并接電容是降低CE間的dv/dt，通過并電容的方式，就可以簡單粗暴的過濾掉幾乎90%的難題即使有諧振，可以保證CE間的過零開通，但是首脈沖，諧振沒建立之前，這個電容就更加重要當然，并接電容只是初級，不得已的手段，如果要完全解決問題，需要更復雜的方式

你好，但是，并電容的話，當IGBT開通的時候，電容的能力是不是要通過IGBT釋放掉的，這樣的話，IGBT的導通損耗和電流應力不是加大了么？

0
回復
gdengh
LV.1
6
2016-09-21 19:53

并聯(lián)電容后，管子關斷時，管子兩端電壓被電容鉗位幾乎是0，實現(xiàn)ZVS。若沒電容，管子關斷的暫態(tài)，電壓由0變?yōu)閂dc，損耗很大。

感覺樓主還沒有理解移相全橋，建議多看看資料。

0
回復
gdengh
LV.1
7
2016-09-21 19:58
@f2812
你好，但是，并電容的話，當IGBT開通的時候，電容的能力是不是要通過IGBT釋放掉的，這樣的話，IGBT的導通損耗和電流應力不是加大了么？
第一個脈沖電容電才通過IGBT釋放，之后電容能量是通過漏感放掉，當IGBT反并聯(lián)二極管導通，IGBT兩端電壓為0才開通，即ZVS，電容能量并沒有通過IGBT放掉。
0
回復
2016-09-22 09:27
同意2L說的，如果沒有并聯(lián)電容得話，IGBT開關的時候dv/dv就會很大了，不過我也有一個疑問為什么單管方案中IGBT一般都沒有并聯(lián)這個吸收尖峰的電容呢
0
回復
hua7798
LV.1
9
2017-05-21 23:12
@shiyijianqingxin
同意2L說的，如果沒有并聯(lián)電容得話，IGBT開關的時候dv/dv就會很大了，不過我也有一個疑問為什么單管方案中IGBT一般都沒有并聯(lián)這個吸收尖峰的電容呢
我也是一直在納悶，單管并聯(lián)工作基本都沒有加這個吸收電容，但是半橋模塊基本都有加吸收電容，這是為什么呢
0
回復
2017-06-06 23:49

CE間并電容是為了吸收感性負載在關斷的時候產(chǎn)生的反相電壓尖峰的，

就好像交流接觸器帶動電動機的時候當接觸器斷電的時候觸點分開產(chǎn)生的電弧一樣，而在電子管里就是反相電動勢即反相電壓

0
回復
Marchspring
LV.1
11
2018-02-08 15:02
@米山人家
并接電容是降低CE間的dv/dt，通過并電容的方式，就可以簡單粗暴的過濾掉幾乎90%的難題即使有諧振，可以保證CE間的過零開通，但是首脈沖，諧振沒建立之前，這個電容就更加重要當然，并接電容只是初級，不得已的手段，如果要完全解決問題，需要更復雜的方式

我也有和樓主相同的疑問。

認同你電容改善IGBT dv/dt的理解，通常工程上也通過降低線路電感以省去CE間電容器。

但關于樓主的問題呢？還盼指點。謝謝！

0
回復
hth219
LV.3
12
2018-03-06 16:23
@xiashengcheng
CE間并電容是為了吸收感性負載在關斷的時候產(chǎn)生的反相電壓尖峰的，就好像交流接觸器帶動電動機的時候當接觸器斷電的時候觸點分開產(chǎn)生的電弧一樣，而在電子管里就是反相電動勢即反相電壓

請教要并多大的電容，0.1微法差不多？還是看輸出功率？如果輸出功率是變化的怎么辦？最大輸出功率72KW

0
回復
hotsauce
LV.1
13
2021-02-12 22:50
個人覺得并電容可以降低管子dv/dt的開關應力，也能降低PCB上的一些干擾，其次，死區(qū)時間的配比問題，諧振電感與MOSFET的結電容的諧振周期往往和死區(qū)時間并不是配比的完全完美，那么需要在保證死區(qū)可靠性的同時，盡量使得MOSFET在谷底開通，哪怕是輕載的時候也能在DS諧振最小值開通，那么這個周期就需要L和C的參數(shù)配比了，通過計算和實驗進行調整
0
回復
zfxx
LV.3
14
2021-02-13 20:10
zvs諧振頻率和開關頻率相差甚遠 要讓諧振頻率慢下來
0
回復
geezers
LV.2
15
2021-02-14 18:49
@gdengh
并聯(lián)電容后，管子關斷時，管子兩端電壓被電容鉗位幾乎是0，實現(xiàn)ZVS。若沒電容，管子關斷的暫態(tài)，電壓由0變?yōu)閂dc，損耗很大。感覺樓主還沒有理解移相全橋，建議多看看資料。
zvs指的是零電壓開通，跟關斷有什么關系？反而是移相全橋由于關斷電流較大需要并聯(lián)電容來降低關斷速度從而使得關斷振鈴減小。不并電容，開通的ZVS條件反而更容易達成。
0
回復
homecom
LV.2
16
2024-01-30 09:55

所謂的說法完全就是扯談，根本沒搞懂移相全橋

0
回復
立
即
發(fā)
帖