大家好，這里是大話硬件

這篇文章將分析實(shí)際SDRAM內(nèi)部是如何進(jìn)行尋址以及內(nèi)存單元分布方式。

根據(jù)前面的內(nèi)容，從小容量到大容量進(jìn)行迭代分析。

1. 1bit容量

這個(gè)存儲(chǔ)單元只能存儲(chǔ)1個(gè)bit位。假設(shè)現(xiàn)在需要8bit內(nèi)存容量顆粒，則需要8顆這樣的存儲(chǔ)器件。

2. 4bit容量

這個(gè)存儲(chǔ)單元能存儲(chǔ)4bit數(shù)據(jù)。假設(shè)現(xiàn)在需要8bit的內(nèi)存容量，則需要2顆這樣的存儲(chǔ)器件。

為了優(yōu)化上面4bit的排列方式，使用矩陣式更節(jié)省空間和放大器數(shù)量。在存儲(chǔ)容量和位寬都不變的情況下，很明顯矩陣式的方案比上面橫向排布式在成本和面積上更有優(yōu)勢(shì)。

矩陣式容量的計(jì)算：

容量：4 bit=2行x2列 bit；

放大器：放大器數(shù)量和列數(shù)相等，2個(gè)；

尋址：行地址線1位（2的1次方2），列地址線1位（2的1次方2）

3. 1Kb bit容量

按照矩陣式排列邏輯，如果構(gòu)建1Kb容量?jī)?nèi)存顆粒，計(jì)算方式：

容量：1Kb  bit=1024 bit=32行x32列 bit

放大器：放大器數(shù)量和列數(shù)相等，32個(gè)；

尋址：行地址線5位（2的5次方32），列地址線5位（2的5次方32）

結(jié)合上面的方案，要實(shí)現(xiàn)更大容量存儲(chǔ)顆粒，只需要增加芯片內(nèi)部面積即可。但是有個(gè)問題，無論是器件存儲(chǔ)容量為多大，每個(gè)器件輸出位數(shù)僅僅只有1位。假設(shè)CPU需要32bit數(shù)據(jù)位寬，則上面的器件都需要放置32個(gè)。很明顯這樣不可取。

4. 1Kb bit 2位寬

將32列數(shù)據(jù)分為16組，就能組成2位寬的存儲(chǔ)器，此時(shí)計(jì)算方式：

容量：1Kb  bit=1024 bit=32行x32列 bit

放大器：放大器數(shù)量和列數(shù)相等，32個(gè)；

列分組：32列/2位寬=16組

尋址：行地址線5位（2的5次方32），列地址線4位（2的4次方16）

從1bit到1Kb，1位寬到2位寬，可以看成全是單bank架構(gòu)。在最開始文章中就提到過SDRAM內(nèi)部是多bank架構(gòu)，下面繼續(xù)增加位寬和容量，并引入page和bank的概念。

5. 4 Bank架構(gòu)  16Kb 4位寬

構(gòu)建一個(gè)16Kb 4位寬，內(nèi)部有4個(gè)bank的存儲(chǔ)顆粒，計(jì)算方式：

容量：16Kb  bit=4Bank x4Kb bit ；

1Bank=4Kb bit =64行x64列=64行x（16組x4位寬）列

放大器：每個(gè)bank放大器的數(shù)量和列數(shù)相等，64個(gè)

尋址：bank尋址2位（2的2次方4），行地址線6位（2的6次方64），列地址線4位（2的4次方16）

6. 8Bank架構(gòu) 4Gb 4位寬

根據(jù)前面分析內(nèi)容，構(gòu)建一個(gè)4Gb 4位寬的DDR內(nèi)存

4Gb容量，分為8bank，則每個(gè)Bank的容量是512Mb。

在SDRAM中為了更加方便描述，使用page這個(gè)概念來描述bank上一行的大小，其中1個(gè)page=8KB，所以在每個(gè)bank的其中的任意1行，會(huì)有8kbit個(gè)單元和這一行的word line相連。因此，需要8kbit列和這一行的存儲(chǔ)單元相連。

由于每個(gè)bank有512Mb的容量，因此word line的數(shù)量為512Mb/8Kb=64K行，所以1個(gè)bank的架構(gòu)如下所示：

位寬為4，則需要2K組X4=8K。綜上所示，整個(gè)內(nèi)存的單元的計(jì)算方式如下：

器件總?cè)萘浚?Gb

每個(gè)bank的容量：512Mb

每個(gè)ban放大器：放大器數(shù)量和列數(shù)相等，8k個(gè)；

尋址：banK尋址3位（2的3次方8）列尋址11位（2的11次方2k），行尋址16位（2的16次方64K）；

因此，整個(gè)內(nèi)存顆粒內(nèi)部的分布如下所示：